日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月26日

出 願 番 号

Application Number:

特願2002-281937

[ST.10/C]:

[JP2002-281937]

出 願 人 Ápplicant(s):

NECエレクトロニクス株式会社

2003年 5月13日

特許庁長官 Commissioner, Japan Patent Office



特2002-281937

【書類名】

特許願

【整理番号】

75410122

【提出日】

平成14年 9月26日

【あて先】

特許庁長官 殿

【国際特許分類】

G06F 17/14

【発明者】

【住所又は居所】 東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

片山 陽一

【特許出願人】

【識別番号】 000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】

100102864

【弁理士】

【氏名又は名称】 工藤 実

【選任した代理人】

【識別番号】 100099553

【弁理士】

【氏名又は名称】 大村 雅生

【手数料の表示】

【予納台帳番号】 053213

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9715177

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 画像処理装置及び画像処理方法

【特許請求の範囲】

【請求項1】 外部から画素データを入力する入力部と、

ウェーブレット変換及び離散コサイン変換の実行を制御する制御部と、

前記制御部からの制御によって係数が切り換えられることにより前記入力部から入力された画素データに対してウェーブレット変換又は離散コサイン変換を実行する単一の回路から成る演算部、

とを備えた画像処理装置。

【請求項2】 前記入力部は、

外部から入力された画素データを記憶する記憶部と、

前記記憶部から読み出された画素データを、前記制御部からの制御によって、 ウェーブレット変換又は離散コサイン変換に適合するように並び替える並び替え 回路、

とを備え、

前記演算部は、前記制御部からの制御によって係数が切り換えられることにより前記並び替え回路で並び替えられた画素データに対してウェーブレット変換又は離散コサイン変換を実行するための演算を行う、

請求項1に記載の画像処理装置。

【請求項3】 前記演算部は、

前記並び替え回路で並び替えられた画素データ同士を加算する加算部と、

前記加算部からの加算結果に対して、前記制御部の制御により与えられるウェーブレット変換用の係数又は離散コサイン変換用の係数を乗算する乗算部と、

前記乗算部からの出力を演算してウェーブレット変換又は離散コサイン変換の 結果を出力する加減算部、

とを備えた請求項2に記載の画像処理装置。

【請求項4】 前記制御部は、前記ウェーブレット変換及び離散コサイン変換の実行を制御する際に、更に、画像の圧縮を指示する順変換及び画像の伸長を指示する逆変換の何れかを前記入力部及び前記演算部に指示する、請求項2又は

3に記載の画像処理装置。

【請求項5】 前記制御部は、前記ウェーブレット変換の実行を制御する際に、更に、可逆5×3フィルタを用いたウェーブレット変換及び非可逆9×7フィルタを用いたウェーブレット変換の何れかを指示する、請求項4に記載の画像処理装置。

【請求項6】 前記制御部により前記非可逆9×7フィルタを用いたウェーブレット変換が指示された場合に、

前記並び替え回路は、前記記憶部から読み出された画素データが対になるように並べ替え、

前記加算部は、前記並べ替え回路からの画素データの対を加算し、

前記乗算部は、前記加算部からの加算結果に対し前記制御部の制御により与えられるウェーブレット変換用の係数を乗算し、

前記加減算部は、前記乗算部から乗算結果を加算し、以て可逆9×7フィルタを用いたウェーブレット変換の結果を出力する、

請求項5に記載の画像処理装置。

【請求項7】 前記加算部における加算を繰り返して実行するための付加回路を更に備え、

前記制御部により前記可逆5×3フィルタを用いたウェーブレット変換が指示された場合に、

前記並び替え回路は、前記記憶部から読み出された画素データが対になるよう に並べ替え、

前記加算部は、前記付加回路により加算を繰り返して実行し、以て可逆5×3 フィルタを用いたウェーブレット変換の結果を出力する、

請求項5に記載の画像処理装置。

【請求項8】 前記制御部により前記離散コサイン変換が指示された場合に

前記並び替え回路は、前記記憶部から読み出された画素データが対になるように並べ替え、

前記加算部は、前記並べ替え回路からの画素データの対を加算し、

前記乗算部は、前記加算部からの加算結果に対し前記制御部の制御により与えられるウェーブレット変換用の係数を乗算し、

前記加減算部は、前記乗算部から乗算結果を累積加算し、以て離散コサイン変換の結果を出力する、

請求項5に記載の画像処理装置。

【請求項9】 外部から画素データを入力するステップと、

係数が切り換えられることにより前記入力された画素データに対してウェーブ レット変換又は離散コサイン変換を実行するステップ、

とを備えた画像処理方法。

【請求項10】 前記入力するステップは、

外部から入力された画素データを記憶するステップと、

前記記憶された画素データを、ウェーブレット変換又は離散コサイン変換に適 合するように並び替えるステップ、

とを備え、

前記演算するステップは、前記係数が切り換えられることにより前記並び替えられた画素データに対してウェーブレット変換又は離散コサイン変換を実行する ための演算を行う、

請求項9に記載の画像処理方法。

【請求項11】 前記演算するステップは、

前記並び替えられた画素データ同士を加算するステップと、

該加算結果に対して、ウェーブレット変換用の係数及び離散コサイン変換用の 係数の何れかを乗算するステップと、

前記乗算された結果を演算することによりウェーブレット変換又は離散コサイン変換の結果を出力するステップ、

とを備えた請求項10に記載の画像処理方法。

【請求項12】 前記ウェーブレット変換及び離散コサイン変換の実行を制御する際に、更に、画像の圧縮を指示する順変換及び画像の伸長を指示する逆変換の何れかを指示する、請求項10又は11に記載の画像処理方法。

【請求項13】 前記ウェーブレット変換の実行を制御する際に、更に、可

逆5×3フィルタを用いた変換及び非可逆9×7フィルタを用いた変換の何れか を指示する、請求項12に記載の画像処理方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、画像処理装置及び画像処理方法に関し、特に複数の符号化方式で使用される複数種類の演算を実行する技術に関する。

[0002]

【従来の技術】

従来、静止画像の圧縮方法の規格の1つとして、JPEG (Joint Photograph ic Expert Group) 方式が知られている。このJPEGでは、符号化方式として、離散コサイン変換 (DCT: Discrete Cosine Transform) が採用されている。このJPEG方式により画質を劣化させずに高圧縮が実現可能になったことでパーソナルコンピュータやファクシミリでの画像の取扱が容易になった。

[0003]

しかしながら、上述したJPEG方式は、例えば低ビットレートで画質が劣化するという欠点の他、幾つかの欠点を有する。これらの欠点を解消するために、近年は、JPEG2000方式が新たに規格化されて実用に供されつつある。このJPEG2000では、符号化方式として、離散ウェーブレット変換(DWT: Discrete Wavelet Transform)が採用されている。

[0004]

ところで、JPEG2000方式に従って圧縮された静止画像の取り扱いが可能になった昨今は、JPEG方式で圧縮された静止画像及びJPEG2000方式で圧縮された静止画像が並行して取り扱われる状態にあり、これら両方式に対応できる画像処理装置の開発が望まれている。

[0005]

関連技術として、特開2001-103484は、「画像処理装置及びその方法」を開示している。図13は、この画像処理装置の概略の構成を示すブロック図である。この画像処理装置は、入力選択回路50、DCT変換回路51及びD

WT変換回路52及び出力選択回路53から構成されている。入力選択回路50は、外部から供給される入力データを、外部から供給される選択信号によって選択されるDCT演算回路51又はDWT演算回路52に送る。DCT演算回路51は、入力選択回路50からのデータに対してDCT演算を行い、出力選択回路53に送る。DWT演算回路52は、入力選択回路50からのデータに対してDWT演算を行い、出力選択回路53は、上記選択信号によって選択されたDCT演算回路51又はDWT演算回路52からのデータを出力データとして外部に送る。

[0006]

なお、他の関連技術として、特開平6-46404は、エッジが存在する場合の画質の劣化を低減する「画像データ処理装置及び画像データ処理方法」を開示している。この画像データ処理装置は、ブロック単位でエッジの有無を検出し、エッジのあるブロックについては離散コサイン変換処理に代えてウェーブレット変換を行い、この変換によって得られた画像データを送信する。

[0007]

【特許文献1】特開2001-103484公報

【特許文献2】特開平6-46404公報

[0008]

【発明が解決しようとする課題】

しかしながら、上述した特開2001-103484に開示された画像処理装置のように、DCT演算回路とDWT演算回路とを別個に備えると、画像処理装置としての回路規模は非常に大きくなる。また、DCT演算とDWT演算との間には互換性がなく、DCT演算回路の動作タイミングとDWT演算回路のそれとは異なる。従って、DCT演算回路及びDWT演算回路の各々のデータ入力部分及びデータ出力部分に、動作タイミングを生成するための周辺回路を備える必要があり、回路規模の増大の一因になっている。

[0009]

本発明は、上述した問題を解消するためになされたものであり、その目的は、 離散的コサイン演算及びウェーブレット演算を実行する回路を小規模にできる画 像処理装置及び画像処理方法を提供することにある。

[0010]

【課題を解決するための手段】

以下に、 [発明の実施の形態] で使用する番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、 [特許請求の範囲] の記載と [発明の実施の形態] の記載との対応関係を明らかにするために付加されたものであるが、 [特許請求の範囲] に記載されている発明の技術的範囲の解釈に用いてはならない。

[0011]

本発明の第1の態様に係る画像処理装置は、上記目的を達成するために、外部から画素データを入力する入力部(10)と、ウェーブレット変換及び離散コサイン変換の実行を制御する制御部(30)と、制御部(30)からの制御によって係数が切り換えられることにより入力部(10)から入力された画素データに対してウェーブレット変換又は離散コサイン変換を実行する単一の回路から成る演算部(20)、とを備えている。

[0012]

この画像処理装置において、入力部(10)は、外部から入力された画素データを記憶する記憶部(11)と、記憶部(11)から読み出された画素データを、制御部(30)からの制御によって、ウェーブレット変換又は離散コサイン変換に適合するように並び替える並び替え回路(12)、とを備え、演算部(20)は、制御部(30)からの制御によって係数が切り換えられることにより並び替え回路(12)で並び替えられた画素データに対してウェーブレット変換又は離散コサイン変換を実行するための演算を行うように構成できる。

[0013]

また、演算部(20)は、並び替え回路(12)で並び替えられた画素データ同士を加算する加算部(21)と、加算部(21)からの加算結果に対して、制御部(30)の制御により与えられるウェーブレット変換用の係数及び離散コサイン変換用の係数の何れかを乗算する乗算部(23)と、乗算部(23)からの出力を演算してウェーブレット変換又は離散コサイン変換の結果を出力する加減

算部(25)、とを備えて構成できる。

[0014]

また、制御部(30)は、ウェーブレット変換及び離散コサイン変換の実行を 制御する際に、更に、画像の圧縮を指示する順変換及び画像の伸長を指示する逆 変換の何れかを入力部及び演算部(20)に指示するように構成できる。また、 制御部(30)は、ウェーブレット変換の実行を制御する際に、更に、可逆5× 3フィルタを用いた変換及び非可逆9×7フィルタを用いた変換の何れかを選択 指示するように構成できる。

[0015]

また、制御部(30)により前記非可逆9×7フィルタを用いたウェーブレット変換が指示された場合に、並び替え回路(12)は、記憶部(11)から読み出された画素データが対になるように並べ替え、加算部(21)は、並べ替え回路(12)からの画素データの対を加算し、乗算部(23)は、加算部(21)からの加算結果に対し制御部(30)の制御により与えられるウェーブレット変換用の係数を乗算し、加減算部(25)は、乗算部(23)から乗算結果を加算し、以て可逆9×7フィルタを用いたウェーブレット変換の結果を出力するように構成できる。

[0016]

また、加算部(21)における加算を繰り返して実行するための付加回路(41)を更に備え、制御部(30)により可逆5×3フィルタを用いたウェーブレット変換が指示された場合に、並び替え回路(12)は、記憶部(11)から読み出された画素データが対になるように並べ替え、加算部(21)は、付加回路(41)により加算を繰り返して実行し、以て可逆5×3フィルタを用いたウェーブレット変換の結果を出力するように構成できる。

[0017]

更に、制御部(30)により前記離散コサイン変換が指示された場合に、並び替え回路(12)は、記憶部(11)から読み出された画素データが対になるように並べ替え、加算部(21)は、並べ替え回路(12)からの画素データの対を加算し、乗算部(23)は、加算部(21)からの加算結果に対し制御部(3

0)の制御により与えられるウェーブレット変換用の係数を乗算し、加減算部(25)は、乗算部(23)から乗算結果を累積加算し、以て離散コサイン変換の結果を出力するように構成できる。

[0018]

本発明の第2の態様に係る画像処理方法は、上記と同様の目的で、外部から画素データを入力するステップと、係数が切り換えられることにより入力された画素データに対してウェーブレット変換又は離散コサイン変換を実行するステップ、とを備えている。

[0019]

この画像処理方法では、入力するステップは、外部から入力された画素データを記憶するステップと、記憶された画素データを、ウェーブレット変換又は離散コサイン変換に適合するように並び替えるステップを備え、演算するステップは、係数が切り換えられることにより並び替えられた画素データに対してウェーブレット変換又は離散コサイン変換を実行するための演算を行うように構成できる

[0020]

また、演算するステップは、並び替えられた画素データ同士を加算するステップと、該加算結果に対して、ウェーブレット変換用の係数及び離散コサイン変換用の係数の何れかを乗算するステップと、乗算された結果を演算することによりウェーブレット変換又は離散コサイン変換の結果を出力するステップとを備えて構成できる。

[0021]

この場合、ウェーブレット変換及び離散コサイン変換の実行を制御する際に、 更に、画像の圧縮を指示する順変換及び画像の伸長を指示する逆変換の何れかを 指示するように構成できる。また、ウェーブレット変換の実行を制御する際に、 更に、可逆5×3フィルタを用いた変換及び非可逆9×7フィルタを用いた変換 の何れかを指示するように構成できる。

[0022]

【発明の実施の形態】

以下、本発明の実施の形態に係る画像処理装置及び画像処理方法を、図面を参照しながら詳細に説明する。

[0023]

画像処理装置を説明するに先だって、この画像処理装置で使用されるウェーブ レット変換及び離散コサイン変換(DCT)について説明する。

[0024]

先ず、ウェーブレット変換について説明する。この画像処理装置では、非可逆 9×7フィルタを用いた非可逆変換と、可逆 5×3フィルタを用いた可逆変換と が行われる。

[0025]

非可逆 9 × 7変換の特徴は、変換に使用される係数が実数であること、及び変換後の係数に対して丸め処理が行われないことである。非可逆 9 × 7フィルタでは、圧縮時は、偶数列の画素に対しては下記式(1)、奇数列の画素に対しては下記式(2)をそれぞれ用いて変換が行われる。

【数 1 】

$$Y(2n) = W1*(X(2n-4)+X(2n+4))-W0*(X(2n-3)+X(2n+3))$$

$$-W3*(X(2n-2)+X(2n+2))+W5*(X(2n-1)+X(2n+1))$$

$$+W7*X(2n) \qquad \cdots \implies (1)$$

【数2】

$$Y(2n+1) = W4*(X(2n-2)+X(2n+4))-W2*(X(2n-1)+X(2n+3))$$
$$-W6*(X(2n)+X(2n+2))+W8*X(2n+1)\cdots \stackrel{?}{\Longrightarrow} (2)$$

ここで、W0、W1、W2、W3、W4、W5、W6 W6 W7 は、非可逆 9×7 フィルタのフィルタ係数であり、

W0=0.0168641184...

 $W1=0.0267487574\cdots$

 $W2=0.0575435262\cdots$

W3=0.0782232665...

 $W4=0.0912717631\cdots$

W5=0.2668641184...

W6=0.5912717631...

W7=0.6029490182...

W8=1.1150870524···

である。

[0026]

一方、伸長時は、偶数列の画素に対しては下記式(3)、奇数列の画素に対しては下記式(4)をそれぞれ用いて変換が行われる。

【数3】

$$X(2n) = W0*(Y(2n-3)+Y(2n+3))-W2*(Y(2n-2)+Y(2n+2))$$

-W5*(Y(2n-1)+Y(2n+1))+W8*Y(2n) ···式 (3)

【数4】

$$X(2n+1) = W1*(Y(2n-3)+Y(2n+5))-W4*(Y(2n-2)+Y(2n+4))$$

$$-W3*(Y(2n-1)+Y(2n+3))+W6*(Y(2n)+Y(2n+2))$$

$$+W7*Y(2n+1) \qquad \cdots \Rightarrow (4)$$

ここで、WO、W1、W2、W3、W4、W5、W6及びW7は、非可逆9×7フィルタのフィルタ係数であり、上述した値が使用される。

[0027]

次に、可逆5×3フィルタの特徴は、変換のために使用される係数が整数であること、及び変換後の係数を丸め処理によって整数にすることである。可逆5×3フィルタでは、圧縮時は、偶数列の画素に対しては下記式(5)、奇数列の画素に対しては下記式(6)をそれぞれ用いて変換が行われる。

【数5】

$$Y(2n+1)=X(2n+1)-\left\lfloor \frac{X(2n)+X(2n+2)}{2} \right\rfloor$$

 $|a|$ floor関数: a を上回らない最大整数値 ・・・式(5)

【数 6】

$$Y(2n) = X(2n) + \left| \frac{Y(2n-1) + Y(2n+1) + 2}{4} \right| \cdots \neq (6)$$

[0028]

一方、伸長時は、偶数列の画素に対しては下記式(7)、奇数列の画素に対しては下記式(8)をそれぞれ用いて変換が行われる。

【数7】

【数8】

$$X(2n+1)=Y(2n+1)+\left|\frac{X(2n)+X(2n+2)}{2}\right|$$
 ...式 (8)

[0029]

次に、DCT変換について説明する。DCT変換では、圧縮時は、下記式(9)、並びに偶数列の画素に対しては式(10)、奇数列の画素に対しては式(1 1)をそれぞれ用いて変換が行われる。

【数9】

$$a0 = f0 + f7, a1 = f1 + f6, a2 = f2 + f5, a3 = f3 + f4,$$

 $a4 = f0 - f7, a5 = f1 - f6, a6 = f2 - f5, a7 = f3 - f4$... \ddagger (9)

【数10】

$$\begin{bmatrix}
F0 \\
F4 \\
F2 \\
F6
\end{bmatrix} = \begin{bmatrix}
a0 + a1 + a3 + a2 & 0 & 0 \\
a0 - a1 + a3 - a2 & 0 & 0 \\
0 & a0 - a3 & a1 - a2 \\
0 & -a1 + a2 & a0 - a3
\end{bmatrix} \begin{bmatrix}
D3 \\
D5 \\
D1
\end{bmatrix} \dots \overrightarrow{x} (1 0)$$

ここで、DO、D1、D2、D3、D4、D5及びD6は、離散コサイン変換を 行う際にフィルタ係数として使用される乗算係数であり、

D0=0.19509032···,

D1=0.38268343...,

D2=0.55557023···,

D3=0.70710678...

D4=0.83146961...

D5=0.92387953···

D6=0.98078528···.

である。以下の式(11)~式(14)においても同じである。

【数11】

$$\begin{bmatrix} F1 \\ F3 \\ F5 \\ F7 \end{bmatrix} = \begin{bmatrix} a4 & a5 & a6 & a7 \\ -a6 & 0a4 & -a7 & -a5 \\ -a5 & a7 & a4 & a6 \\ -a7 & a6 & -a5 & a4 \end{bmatrix} \begin{bmatrix} D6 \\ D4 \\ D2 \\ D0 \end{bmatrix} \dots \not \lesssim (1\ 1)$$

[0031]

また、伸長時は、下記式(12)、式(13)及び式(14)を用いて変換が 行われる。

【数12】

a0 = F0, a1 = F6, a2 = F2, a3 = F4, a4 = -F7, a5 = F1, a6 = -F5, a7 = F3... \ddagger (1 2)

【数13】

$$\frac{1}{2} \begin{bmatrix} f0+f4\\ f1+f5\\ f2+f6\\ f3+f7 \end{bmatrix} = \begin{bmatrix} a0+a3 & a2 & 0a1\\ a0-a3 & -a1 & 0a2\\ a0-a3 & a1 & -a2\\ a0+a3 & -a2 & -a1 \end{bmatrix} \begin{bmatrix} D3\\ D5\\ D1 \end{bmatrix} \dots \overrightarrow{\mathbb{R}} (1\ 3)$$

【数14】

$$\frac{1}{2} \begin{bmatrix} f0 - f4 \\ f1 - f5 \\ f2 - f6 \\ f3 - f7 \end{bmatrix} = \begin{bmatrix} a5 & a7 & -a6 & -a4 \\ a6 & a5 & a4 & -a7 \\ -a7 & -a4 & a5 & -a6 \\ a4 & -a6 & -a7 & a5 \end{bmatrix} \begin{bmatrix} D6 \\ D4 \\ D2 \\ D0 \end{bmatrix} \dots \overrightarrow{\mathbb{R}} (1 \ 4)$$

[0032]

(実施の形態1)

本発明の実施の形態1は、非可逆9×7フィルタを用いたウェーブレット変換と、離散コサイン変換とを行う画像処理装置である。

次に、本発明の実施の形態1に係る画像処理装置の構成を説明する。図1は、この画像処理装置の概略の構成を示すブロック図である。この画像処理装置は、大きく分けると、入力部10、演算部20及び制御部30から構成されており、単一のLSI(大規模集積回路)として形成されている。

入力部10は、更に、記憶部11と並び替え回路12とから構成されている。 記憶部11は、外部から送られてくる画素データを記憶する。この記憶部11は 、後述するようにシフトレジスタから構成されており、記憶された画素データを 画素単位でシフトすると共に並び替え回路12に送る。

[0035]

並び替え回路12は、制御部30からの制御信号S1に応答して、記憶部11 からの画素データを、ウェーブレット変換又は離散コサイン変換に適合するよう に並び替える。この並び替え回路12で並び替えられた画素データは、演算部20に送られる。

[0036]

演算部 2 0 は、更に、加算部 2 1、乗算部 2 3 及び加減算部 2 5 から構成されている。加算部 2 1 は、制御部 3 0 からの制御信号 S 2 に応じて並び替え回路 1 2 からの画素データを加算又は減算する。例えば、式(1)を用いてウェーブレット変換を行う場合は、各項内の加算を実行する。具体的には、「X(2 n-4)+X(2 n+4)= a 1」、「X(2 n-3)+X(2 n+3)= a 2」、(X(2 n-2)+X(2 n+2)= a 3」及び「X(2 n-1)+X(2 n+1)= a 4」といった4つの加算を並列に実行する。この加算部 2 1 における加算結果は、乗算部 2 3 に送られる。

[0037]

乗算部23は、加算部21からの加算結果と制御部30からの制御信号S3として送られてくるフィルタ係数とを乗算する。例えば、式(1)を用いてウェーブレット変換を行う場合は、各項内の乗算を実行する。具体的には、「W1*a1=MPY1」、「W0*a2=MPY2」、「W3*a3=MPY3」、「W5*a4=MPY4」及び「W7*X(2n)=MPY5」といった5つの乗算を実行する。

[0038]

加減算部25は、乗算部23からの乗算結果に対して加算及び/又は減算処理を施し、最終的な変換結果を算出する。例えば、式(1)を用いてウェーブレット変換を行う場合は、式(1)の各項の加減算を実行する。具体的には、「MPY1-MPY2-MPY3+MPY4+MPY5」といった5つの項を加減算する。これにより、最終的な変換結果である「Y(2n)」が求められる。なお、以上は式(1)で表される演算を行う場合の具体例について説明したが、他の式で表される演算を行う場合も同様である。

[0039]

制御部30は、入力部10を制御するための制御信号S1を生成して入力部10に送る。また、演算部20を制御するための制御信号S2~S4を生成して演

算部20に送る。これら制御信号S1~S4により、非可逆9×7フィルタを用いたウェーブレット変換の順変換(圧縮する変換をいう。以下同じ)及び逆変換(伸長する変換をいう。以下同じ)、可逆5×3フィルタを用いたウェーブレット変換の順変換及び逆変換、並びに離散コサイン変換の順変換及び逆変換の何れを実行するかが決定される。

[0040]

次に、上述した画像処理装置を更に詳細に説明する。図2は、非可逆9×7フィルタを用いたウェーブレット変換と離散コサイン変換とを1つの回路で実行するための画像処理装置の構成を示すブロック図である。

[0041]

この画像処理装置は、入力部10を構成する記憶部11及び並び替え回路12 、並びに、演算部20を構成する加算部21、ラッチ22、乗算部23、ラッチ 24、加減算部25、FF19、リミッタ26及びFF20から構成されている

[0042]

記憶部11は、フリップフロップFFinpと9個のフリップフロップFFO~FF8から構成されている。以下では、符号が付されたフリップフロップは符号のみで表す。FFO~FF8はシリアルに接続されることにより、シフトレジスタを構成している。なお、図2では、フリップフロップのクロック入力端子に供給されるクロック信号は図示を省略してあるが、全てのフリップフロップに対して同じクロック信号が供給される。

[0043]

FFinpは、外部から供給される画素データを記憶するバッファとして機能する。このFFinpの出力は、FFOの入力に送られる。FFOは、FFinpからの画像データを記憶する。このFFOの出力fOは、FF1に供給される。以下同様に、上位のフリップフロップから出力される画素データは下位のフリップフロップの入力に送られる。各フリップフロップに記憶された画素データは、クロック信号が入力される毎に、FFOからFF8方向にシフトされる。

[0044]

また、FFO~FF8の出力f0~f8は、並列に並び替え回路12に供給される。更に、FF4の出力f4は、後述するFF13に送られる。このFF4の出力f4は、ウェーブレット変換時における変換対象とされている画素、即ち注目画素に対応する。

[0045]

なお、上述した記憶部11は、外部から1画素単位で供給される画素データを順次シフトしながらFF0~FF8にセットするように構成されているが、FF0~FF8として、ロード端子を備えたフリップフロップを用いることができる。この構成によれば、並列に送られてくる画素データを同時にセットできる。

[0046]

並び替え回路12は、記憶部11から送られてくる9ビットの画素データf0~f8を並べ替え、8ビットの画素データm1~m8として出力する。この並び替え回路12における並べ替えの態様は、制御部30からの制御信号S1によって決定される。

[0047]

図2中の「9×7 (圧)」は非可逆9×7フィルタを用いたウェーブレット変換の順変換を行う場合の並べ替えの様子を示している。この場合、並び替え回路12は、画素データm1として、偶数列であるか奇数列であるかに拘わらず、入力された画素データf8を出力することを示している。また、画素データm2として、偶数列の場合は入力された画素データf0を出力し、奇数列の場合は無関係である(ゼロを出力する)ことを示している。他の画素データm2~m8についても同様である。

[0048]

同様に、図2中の「9×7(伸)」は非可逆9×7フィルタを用いたウェーブレット変換の逆変換を行う場合の並べ替えの様子を示している。この場合、並び替え回路12は、画素データm1として、偶数列の場合は無関係である(ゼロを出力する)ことを示し、奇数列の場合は入力された画素データf8を出力することを示している。また、画素データm2として、偶数列の場合は無関係である(ゼロを出力する)ことを示し、奇数列の場合は入力された画素データf0を出力

することを示している。

[0049]

加算部 2 1 は、4 個の加算器 2 1_1 ~ 2 1_4 から構成されている。加算器 2 1_1 は、並び替え回路 1 2 からの画素データ m 1 2 m 3 m 4 m 2 m 4 m

[0050]

ラッチ 2 2 は、5 個の F F 9 ~ F F 1 3 から構成されている。 F F 9 は、加算器 21_1 からのデータ a 1 又は a 5 をラッチし、乗算部 2 3 に送る。 F F 1 0 は、加算器 21_2 からのデータ a 2 又は a 6 をラッチし、乗算部 2 3 に送る。 F F 1 1 は、加算器 21_3 からのデータ a 3 又は a 7 をラッチし、乗算部 2 3 に送る。 F F 1 2 は、加算器 21_4 からのデータ a 4 又は a 8 をラッチし、乗算部 2 3 に送る。 F F 1 3 は、上述したように、記憶部 1 1 の F F 4 からのデータ 1 3 を ラッチし、乗算部 2 3 に送る。

[0051]

5はラッチ24に送られる。

[0052]

ここで、乗算係数 α としては、図3に示すように、変換の種類によって、以下の値が使用される。即ち、非可逆 9×7 フィルタを用いたウェーブレット変換の順変換「 9×7 (圧)」の場合は、「W1/0」、つまり偶数列であればW1、奇数列であれば「0」が使用される。非可逆 9×7 フィルタを用いたウェーブレット変換の逆変換「 9×7 (伸)」の場合は、「0/W1」、つまり偶数列であれば「0」、奇数列であればW1が使用される。離散コサイン変換の場合は、順変換「DCT(圧)」及び逆変換「DCT(伸)」に拘わらず、「D0/D4」、つまり偶数列であればD5、奇数列であればD6が使用される。

[0053]

以下、同様の表記方法を用いると、乗算係数 β としては、「 9×7 (圧)」の場合は、「-W0/W4」が使用される。「 9×7 (伸)」の場合は、「W0/-W4」が使用される。「DCT(圧)」及び「DCT(伸)」の場合は、「D1/D4」が使用される。乗算係数 γ としては、「 9×7 (圧)」の場合は、「-W3/-W2」が使用される。「 9×7 (伸)」の場合は、「-W2/-W3」が使用される。「 0×7 (伸)」の場合は、「 0×7 0と)」が使用される。「 0×7 1)の場合は、「 0×7 1)の場合は、「 0×7 1)の場合は、「 0×7 1)の場合は、「 0×7 2)が使用される。

[0054]

乗算係数 δ としては、「 9×7 (圧)」の場合は、「W5/-W6」が使用される。「 9×7 (伸)」の場合は、「-W5/W6」が使用される。「DCT(圧)」及び「DCT(伸)」の場合は、「0/D0」が使用される。乗算係数 ϵ としては、「 9×7 (圧)」の場合は、「W7/W8」が使用される。「 9×7 (伸)」の場合は、「W8/W7」が使用される。「DCT(圧)」及び「DC T(伸)」の場合は、「0/0」が使用される。

[0055]

ラッチ24は、5個のFF14~FF18から構成されている。FF14は、 乗算器23 $_1$ からのデータMPY1をラッチし、加減算部25に送る。FF15 は、乗算器23 $_2$ からのデータMPY2をラッチし、加減算部25に送る。FF 16は、乗算器 23_3 からのデータMPY 3 をラッチし、加減算部 25 に送る。 FF 17 は、乗算器 23_4 からのデータMPY 4 をラッチし、加減算部 25 に送る。 FF 18 は、乗算器 23_5 からのデータMPY 5 をラッチし、加減算部 25 に送る。

[0056]

加減算部 25 は、加算器 25 $_1$ 、 25 $_2$ 、 25 $_3$ 、 25 $_4$ 及びセレクタ 25 $_5$ から構成されている。加算器 25 $_1$ は、FF14からのデータとFF15からのデータを加算して加算器 25 $_3$ に送ると共に、FF15からのデータとFF16からのデータを加算して加算器 25 $_2$ に送る。

[0057]

加算器 25_2 は、加算器 25_1 からのデータとFF 17からのデータを加算して加算器 25_3 に送ると共に、FF 17からのデータとセレクタ 25_5 からのデータを加算して加算器 25_3 に送る。加算器 25_3 は、加算器 25_1 からのデータと加算器 25_2 からのデータを加算して加算器 25_4 に送ると共に、加算器 25_2 からの2つのデータを加算して加算器 25_4 に送る。

[0058]

加算器 25_4 は、加算器 25_3 からの 2つのデータを加算してFF 19に送る。セレクタ 25_5 は、制御部 30 からの制御信号 S4 に従って、FF 18 からのデータ及びFF 19 からのデータの何れか 1 つを選択し、加算器 25_2 に送る。セレクタ 25_5 は、制御信号 S4 によって、ウェーブレット変換の場合はFF 8 の出力を選択し、離散コサイン変換の場合はFF 19 の出力を選択するように制御される。

[0059]

FF19は、加算器 25_4 からのデータをラッチし、セレクタ 25_5 及びリミッタ26に送る。リミッタ26は、FF19からのデータが所定値を越えた場合に、そのデータを所定値に制限する。このリミッタ26の出力はFF20に送られる。FF20は、リミッタ26からのデータをラッチし、外部に送出する。

[0060]

なお、上述したラッチ22(FF9~FF13)、ラッチ24(FF14~F

F18)、FFt1、FFt2、FF19及びFF20は、パイプライン方式を採用して画像処理装置を高速で動作させるために設けられており、画像処理装置に要求される性能に応じて適宜省略できる。

[0061]

(1-1) 非可逆9×7フィルタを用いたウェーブレット変換の順変換 次に、以上のように構成される画像処理装置の動作を説明する。先ず、非可逆 9×7フィルタを用いたウェーブレット変換の順変換の動作を説明する。

[0062]

先ず、外部からの画素データが記憶部 1 1 を構成するシフトレジスタにセットされる。なお、画像の端部の画素データを変換するときは、詳細な説明は省略するが、画素データ列を折り返すことにより作成された仮想の画素データが記憶部 1 1 にセットされるように特別の処理が行われる。記憶部 1 1 のFF4 にセットされた画素データが変換対象となる注目画素である。

[0063]

9ビットの画素データがFFO~FF8にセットされた状態で、制御部30は、非可逆9×7フィルタを用いたウェーブレット変換の順変換を指示する制御信号S1を並び替え回路12に送る。これにより、並び替え回路12は、注目画素が偶数列の画素である場合は、画素データm1として、式(1)中の「X(2n+4)」に対応するFF8の内容を出力し、画素データm2として、「X(2n-4)」に対応するFF0の内容を出力する。以下、同様に、図2の「9×7(圧)」に示されているような選択を行って画素データm3~m8を出力する。一方、注目画素が奇数列の画素である場合は、並び替え回路12は、画素データm2としてゼロ(無効データ)を出力する以外は、偶数列の画素の場合と同じ画素データを出力する。

[0064]

次いで、制御部30は、加算部21を構成する各加算器 21_1 ~ 21_4 に対して、加算を指示する制御信号S2を送る。

[0065]

並び替え回路 1 2 からの画素データを受け取った加算器 2 1 1 は、画素データ

[0066]

[0067]

同様に、乗算器 23_2 は、注目画素が偶数列の画素である場合は、加算結果「a2」と乗算係数 β である-W0とを乗算し、式(1)における「-W0*(X(2n-3)+X(2n+3))」を実行する。一方、注目画素が奇数列の画素である場合は、加算結果「a2」と乗算係数 β であるW4とを乗算し、式(2)における「W4*(X(2n-2)+X(2n+4))」を実行する。この乗算器 23_2 による乗算結果「MPY2」はFF15にセットされる。

[0068]

乗算器 23_3 は、注目画素が偶数列の画素である場合は、加算結果「a3」と乗算係数 γ である -W3 とを乗算し、式(1)における「-W3*(X(2n-

2) +X(2n+2))」を実行する。一方、注目画素が奇数列の画素である場合は、加算結果「a3」と乗算係数 γ である-W2とを乗算し、式(2)における「-W2*(X(2n-1)+X(2n+3))」を実行する。この乗算器 23 による乗算結果「MPY3」はFF16にセットされる。

[0069]

乗算器 $2\,3_4$ は、注目画素が偶数列の画素である場合は、加算結果「 $a\,4$ 」と乗算係数 δ である $W\,5$ とを乗算し、式(1)における「 $W\,5$ *(X($2\,n-1$)+X($2\,n+1$))」を実行する。一方、注目画素が奇数列の画素である場合は、加算結果「 $a\,4$ 」と乗算係数 δ である $-W\,6$ とを乗算し、式(2)における「 $-W\,6$ *(X($2\,n$)+X($2\,n+2$))」を実行する。この乗算器 $2\,3_4$ による乗算結果「 $M\,P\,Y\,4$ 」は $F\,F\,1\,7$ にセットされる。

[0070]

乗算器 23_5 は、注目画素が偶数列の画素である場合は、FF13の出力と乗算係数 ϵ であるW7とを乗算し、式(1)における「W7*X(2n)」を実行する。一方、注目画素が奇数列の画素である場合は、FF13の出力と乗算係数 ϵ であるW8とを乗算し、式(2)における「W8*X(2n+1)」を実行する。この乗算器 23_5 による乗算結果「MPY5」はFF18にセットされる。

[0071]

加減算部 25 におけるセレクタ 25_5 は、制御部 30 からウェーブレット変換を実行する旨が指示されることにより、FF18の出力を加算器 25_2 に送るように制御される。従って、加減算部 25 では、加算器 25_1 ~ 25_4 により、FF14 ~ FF18 からのMPY1 ~ MPY5 を加減算することにより、注目画素が偶数列の画素である場合は式(1)に示す各項の加減算を行ってY(2n)を算出する。一方、注目画素が奇数列の画素である場合は式(2)に示す各項の加減算を行ってY(2n+1)を算出する。この加減算部 25 における加減算結果Y(2n)又はY(2n+1)は、FF19にセットされる。

[0072]

FF19にセットされた加算減結果Y(2n)又はY(2n+1)は、リミッタ26で所定範囲の値に制限を加えられFF20にセットされる。このFF20

にセットされた内容が、注目画素のウェーブレット変換の結果として外部に送出される。以上は、1つの注目画素に対する動作であるが、この動作を列方向の全ての画素及び行方向の全ての画素に対して実施することにより、2次元のウェーブレット変換が実現される。

[0073]

(1-2) 非可逆9×7フィルタを用いたウェーブレット変換の逆変換

以上は非可逆9×7フィルタを用いて逆変換を行う場合は、上述した式(3) 及び(4)が実現されるように画像制御装置の各部が制御されることを除けば、 上述した動作と略同じであるので、説明は省略する。

[0074]

(1-3)離散コサイン変換の順変換

次に、離散コサイン変換の動作を説明する。先ず、順変換の場合を、図4~図 6に示すタイミングチャートを参照しながら説明する。

[0075]

先ず、外部からの画素データ f O ~ f 7が、クロック信号に同期して、クロック期間 C L K (以下、単に「C L K」と記す) 1~9で、記憶部 1 1 を構成するシフトレジスタに順次シフトインされる。そして、C L K 9で、8個の画素データ f O ~ f 7が F F O ~ F F 7にセットされた状態になる。この状態で、偶数列の画素及び奇数列の画素の順変換の動作が開始される。なお、以下では、説明を簡単にするために、1つの偶数列の画素データの変換が行われた後、引き続いて1つの奇数列の変換が行われる場合の例を挙げて説明する。

[0076]

制御部30は、CLK9で、離散コサイン変換の順変換のCLK9のステージである旨の制御信号S1を並び替え回路12に送る。これにより、並び替え回路12は、画素データm5及びm6として画素データf0及びf7をそれぞれ出力する。加算器21 $_3$ は、画素データm5とm6との加算、つまり、式(9)中の「a0=f0+f7」を計算する。この計算結果は、CLK9の終わりでFF11にセットされる。なお、図4~図6中の「*」印は無意味なデータであることを表し、「 $_{\rm X}$ 0」はゼロが出力されることを表す。

[0077]

次に、CLK10では、並び替え回路12は、制御部30からのCLK10のステージである旨の制御信号S1に従って、画素データm5及びm6として画素データf1及びf6をそれぞれ出力する。加算器 21_3 は、画素データm5とm6との加算、つまり、式(9)中の「a1=f1+f6」を計算する。この計算結果は、CLK10の終わりでFF11にセットされる。

[0078]

また、CLK10では、乗算器23 $_3$ は、FF11にセットされている「a0 = f0+F7」と制御部30から乗算係数 $_7$ として与えられる「D3」とを乗算し、式 (10) における「a0 * D3」を実行する。この乗算結果は、CLK10の終わりでFF16にセットされる。また、CLK10の終わりで、FF14、FF15及びFF17がゼロにクリアされる。

[0079]

次に、CLK11では、並び替え回路12は、制御部30からのCLK11のステージである旨の制御信号S1に従って、画素データm5及びm6として画素データf2及びf5をそれぞれ出力する。加算器21 $_3$ は、画素データm5とm6との加算、つまり、式(9)中の「a2=f2+f5」を計算する。この計算結果は、CLK11の終わりでFF11にセットされる。

[0080]

また、CLK11では、乗算器23 $_3$ は、FF11にセットされている「a1 = f1+f6」と制御部30から乗算係数 $_7$ として与えられる「D3」とを乗算し、式(10)における「a1*D3」を実行する。この乗算結果は、CLK11の終わりでFF16にセットされる。また、CLK11の終わりで、FF14、FF15及びFF17は、ゼロにクリアされる。

[0081]

更に、加減算部 25 は、FF 14 ~FF 17 及びセレクタ 25 5 の各出力を加算してFF 19 にセットする。この場合、セレクタ 25 5 の出力はFF 19 の内容(初期状態でゼロにクリアされている)であり、且つFF 14、FF 15 及びFF 17 の出力はゼロであるので、FF 16 の出力、つまり「a0* D3」がC

LK11の終わりでFF19にセットされる。

[0082]

次に、CLK12では、並び替え回路12は、制御部30からのCLK12のステージである旨の制御信号S1に従って、画素データm5及びm6として画素データf3及びf4をそれぞれ出力する。加算器21 $_3$ は、画素データm5とm6との加算、つまり、式(9)中の「a3=f3+f4」を計算する。この計算結果は、CLK12の終わりでFF11にセットされる。

[0083]

また、CLK12では、乗算器23 $_3$ は、FF11にセットされている「a2=f2+f5」と制御部30から乗算係数 $_7$ として与えられる「D3」とを乗算し、式 (10) における「a2*D3」を実行する。この乗算結果は、CLK12の終わりでFF16にセットされる。また、CLK12の終わりで、FF14、FF15及びFF17は、ゼロにクリアされる。

[0084]

また、加減算部25は、FF14~FF17及びセレクタ25 $_5$ の各出力を加算してFF19にセットする。この場合、セレクタ25 $_5$ の出力はFF19の内容であり、且つFF14、FF15及びFF17の出力はゼロであるので、FF19の内容「a0*D3」にFF16の内容「a1*D3」が加算された結果、つまり「(a0+a1)*D3」が、CLK12の終わりでFF19にセットされる。更に、FF19にセットされていた「a0*D3」は、CLK12の終わりでFF20にシフトされる。

[0085]

次に、CLK13では、並び替え回路12は、制御部30からのCLK13のステージである旨の制御信号S1に従って、画素データm5及びm6として画素データf0及びf7をそれぞれ出力する。加算器21 $_3$ は、画素データm5とm6との加算、つまり、式(9)中の「a0=f0+f7」を計算する。この計算結果は、CLK13の終わりでFF11にセットされる。

[0086]

また、CLK13では、乗算器23₃は、FF11にセットされている「a3

 $= f \ 3 + f \ 4$ 」と制御部 $3 \ 0$ から乗算係数 γ として与えられる「D 3」とを乗算し、式($1 \ 0$)における「 $a \ 3 * D \ 3$ 」を実行する。この乗算結果は、C L K $1 \ 3$ の終わりでFF $1 \ 6$ にセットされる。また、C L K $1 \ 3$ の終わりで、FF $1 \ 4$ 、FF $1 \ 5$ 及びFF $1 \ 7$ はゼロにクリアされる。

[0087]

また、加減算部 2 5 は、FF 1 4~FF 1 7及びセレクタ 2 5_5 の各出力を加算してFF 1 9 にセットする。この場合、セレクタ 2 5_5 の出力はFF 1 9 の内容であり、且つFF 1 4、FF 1 5及びFF 1 7の出力はゼロであるので、FF 1 9の内容「 $(a\ 0+a\ 1)*D3$ 」にFF 1 6の内容「 $a\ 2*D3$ 」が加算された結果、つまり「 $(a\ 0+a\ 1+a\ 2)*D3$ 」が、CLK 1 3の終わりでFF 1 9 にセットされる。更に、FF 1 9 にセットされていた「 $(a\ 0+a\ 1)*D3$ 」は、CLK 1 3 の終わりでFF 2 0 にシフトされる。

[0088]

次に、CLK14では、並び替え回路12は、制御部30からのCLK14のステージである旨の制御信号S1に従って、画素データm5及びm6として画素データf1及びf6をそれぞれ出力する。加算器 21_3 は、画素データm5とm6との加算、つまり、式(9)中の「-a1=-(f1+f6)」を計算する。この計算結果は、CLK14の終わりでFF11にセットされる。

[0089]

また、CLK14では、乗算器23 $_3$ は、FF11にセットされている「a0 = f0+f7」と制御部30から乗算係数 $_7$ として与えられる「D3」とを乗算し、式 (10) における「a0 * D3」を実行する。この乗算結果は、CLK14の終わりでFF16にセットされる。また、CLK14の終わりで、FF14、FF15及びFF17はゼロにクリアされる。

[0090]

また、加減算部 25 は、FF 14 ~FF 17 及びセレクタ 25_5 の各出力を加算してFF 19 にセットする。この場合、セレクタ 25_5 の出力はFF 19 の内容 「19 の内容「19 の内容」

加算した結果、つまり「 $(a\ 0+a\ 1+a\ 2+a\ 3)*D\ 3$ 」が $CLK\ 14$ の終わりで $FF\ 19$ にセットされる。更に、 $FF\ 19$ にセットされていた「 $(a\ 0+a\ 1+a\ 2)*D\ 3$ 」は、 $CLK\ 14$ の終わりで $FF\ 20$ にシフトされる。

[0091]

次に、CLK15では、並び替え回路12は、制御部30からのCLK15のステージである旨の制御信号S1に従って、画素データm5及びm6として画素データf2及びf5をそれぞれ出力する。加算器21 $_3$ は、画素データm5とm6との加算、つまり、式(9)中の「 $_a2=-(f2+f5)$ 」を計算する。この計算結果は、CLK15の終わりでFF11にセットされる。

[0092]

また、CLK15では、乗算器23 $_3$ は、FF11にセットされている「-a1=-(f1+f6)」と制御部30から乗算係数 γ として与えられる「D3」とを乗算し、式 (10)における「-a1*D3」を実行する。この乗算結果は、CLK15の終わりでFF16にセットされる。また、CLK15の終わりで、FF14、FF15及びFF17がゼロにクリアされる。

[0093]

また、加減算部 25は、FF 14~FF 17及びセレクタ 25_5 の各出力を加算してFF 19にセットする。この場合、セレクタ 25_5 の出力はゼロになるように制御され、且つFF 14、FF 15及びFF 17の出力はゼロであるので、FF 16の内容、つまり「a0*D3」がCLK 15の終わりでFF 19にセットされる。

[0094]

更に、FF19にセットされていた「(a0+a1+a2+a3)*D3」は、CLK15の終わりでFF20にシフトされる。これにより、次のCLK16のステージで、「F0=a0+a1+a2+a3)*D3」が出力端子から外部に出力される。

[0095]

次に、CLK16では、並び替え回路12は、制御部30からのCLK16の ステージである旨の制御信号S1に従って、画素データm5及びm6として画素 データ f 3 及び f 4 をそれぞれ出力する。加算器 2 1 3 は、画素データ m 5 と m 6 との加算、つまり、式(9)中の「a 3 = f 3 + f 4 」を計算する。この計算結果は、C L K 1 6 の終わりで F F 1 1 にセットされる。

[0096]

また、CLK16では、乗算器 23_3 は、FF11にセットされている「-a2 = -(f2+f5)」と制御部 30から乗算係数 γ として与えられる「D3」とを乗算し、式(10)における「-a2*D3」を実行する。この乗算結果は、CLK16の終わりでFF16にセットされる。また、CLK16の終わりで、FF14、FF15及びFF17がゼロにクリアされる。

[0097]

また、加減算部25は、FF14~FF17及びセレクタ25 $_5$ の各出力を加算してFF19にセットする。この場合、セレクタ25 $_5$ の出力はFF19の内容であり、且つFF14、FF15及びFF17の出力はゼロであるので、FF19の内容「a0*D3」にFF16の内容「-a1*D3」が加算された結果、つまり「(a0-a1)*D3」がCLK16の終わりでFF19にセットされる。また、FF19にセットされていた「a0*D3」は、CLK16の終わりでFF20にシフトされる。

[0098]

次に、CLK17では、並び替え回路12は、制御部30からのCLK17のステージである旨の制御信号S1に従って、画素データm1及びm2として画素データf0及びf7を出力し、画素データm3及びm4として画素データf1及びf6を出力する。加算器2 $_1$ は、画素データm1とm2との加算、つまり、式(9)中の「a0=f0+f7」を計算する。この計算結果は、CLK17の終わりでFF9にセットされる。また、加算器2 $_1$ 2は、画素データm3とm4との加算、つまり、式(9)中の「a1=f1+f6」を計算する。この計算結果は、CLK17の終わりでFF10にセットされる。

[0099]

また、CLK17では、乗算器 23_3 は、FF11にセットされている「a3 = f3+f4」と制御部30から乗算係数 γ として与えられる「D3」とを乗算

し、式 (10) における「a3*D3」を実行する。この乗算結果は、CLK17の終わりでFF16にセットされる。また、CLK17の終わりで、FF14、FF15及びFF17はゼロにクリアされる。

[0100]

また、加減算部 25 は、FF 14 ~FF 17 及びセレクタ 25 5 の各出力を加算してFF 19 にセットする。この場合、セレクタ 25 5 の出力はFF 19 の内容であり、且つFF 14、FF 15 及びFF 17 の出力はゼロであるので、FF 19 の内容「(a0-a1)*D3」にFF 16 の内容「-a2*D3」を加算した結果、つまり「(a0-a1-a2)*D3」がCLK 17 の終わりでFF 19 にセットされる。更に、FF 19 にセットされていた「(a0-a1)*D3」は、CLK 17 の終わりでFF 20 にシフトされる。

[0101]

次に、CLK18では、並び替え回路12は、制御部30からのCLK18のステージである旨の制御信号S1に従って、画素データm1及びm2として画素データf3及びf4を出力し、画素データm3及びm4として画素データf2及びf5を出力する。加算器2 1_1 は、画素データm1とm2との加算、つまり、式(9)中の「-a3=-(f3+f4)」を計算する。この計算結果は、CLK18の終わりでFF9にセットされる。また、加算器2 1_2 は、画素データm3とm4との加算、つまり、式(9)中の「-a2=-(f2+f5)」を計算する。この計算結果は、CLK18の終わりでFF10にセットされる。

[0102]

また、CLK18では、乗算器23 $_1$ は、FF9にセットされている「a0=f0+f7」と制御部30から乗算係数 $_{\alpha}$ として与えられる「D5」とを乗算し、式 (10)における「a0*D5」を実行する。この乗算結果は、CLK18の終わりでFF14にセットされる。乗算器23 $_2$ は、FF10にセットされている「a1=f1+f6」と制御部30から乗算係数 $_{\beta}$ として与えられる「D1」とを乗算し、式 (10)における「a1*D1」を実行する。この乗算結果は、CLK18の終わりでFF15にセットされる。また、CLK18の終わりで、F16及びFF17はゼロにクリアされる。

[0103]

また、加減算部25は、FF14~FF17及びセレクタ25 $_5$ の各出力を加算してFF19にセットする。この場合、セレクタ25 $_5$ はFF19の出力を選択するように制御されており、且つFF14、FF15及びFF17の出力はゼロであるので、FF19の内容「(a0-a1-a2)*D3」にFF16の内容「a3*D3」を加算した結果、つまり「(a0-a1-a2+a3)*D3」がCLK18の終わりでFF19にセットされる。更に、FF19にセットされていた「(a0-a1-a2)*D3」はCLK18の終わりでFF20にシフトされる。

[0104]

次に、CLK19では、並び替え回路12は、制御部30からのCLK19のステージである旨の制御信号S1に従って、画素データm1及びm2として画素データf1及びf6を出力し、画素データm3及びm4として画素データf0及びf7を出力する。加算器2 1_1 は、画素データm1とm2との加算、つまり、式(9)中の「-a1=-(f1+f6)」を計算する。この計算結果は、CLK19の終わりでFF9にセットされる。また、加算器2 1_2 は、画素データm3とm4との加算、つまり、式(9)中の「a0=f0+f7」を計算する。この計算結果は、CLK19の終わりでFF10にセットされる。

[0105]

また、CLK19では、乗算器23 $_1$ は、FF9にセットされている「 $_{-a3}$ = $_{-(f3+f4)}$)」と制御部30から乗算係数 $_{\alpha}$ として与えられる「D5」とを乗算し、式 (10)における「 $_{-a3}$ *D5」を実行する。この乗算結果は、CLK19の終わりでFF14にセットされる。乗算器23 $_2$ は、FF10にセットされている「 $_{-a2}$ = $_{-(f2+f5)}$ 」と制御部30から乗算係数 $_{\beta}$ として与えられる「D1」とを乗算し、式 (10)における「 $_{-a2}$ *D1」を実行する。この乗算結果は、CLK19の終わりでFF15にセットされる。また、CLK19の終わりで、F16及びFF17はゼロにクリアされる。

[0106]

また、CLK19では、加減算部25は、FF14~FF17及びセレクタ2

 5_5 の各出力を加算してFF19にセットする。この場合、セレクタ 25_5 はFF19はゼロを出力するように制御されており、且つFF16及びFF17の出力はゼロであるので、FF14の内容「a0*D5」とFF15の内容「a1*D1」を加算した結果、つまり「a0*D5+a1*D1」がFF19にセットされる。

[0107]

更に、FF19にセットされていた「(a0-a1-a2+a3)*D3」は CLK19の終わりでFF20にシフトされる。これにより、次のCLK20の ステージで、「F4=a0-a1-a2+a3)*D3」が出力端子から外部に出 力される。

[0108]

次に、CLK20では、並び替え回路12は、制御部30からのCLK20のステージである旨の制御信号S1に従って、画素データm1及びm2として画素データf2及びf5を出力し、画素データm3及びm4として画素データf3及びf4を出力する。加算器2 1_1 は、画素データm1とm2との加算、つまり、式(9)中の「a2=f2+f5」を計算する。この計算結果は、CLK20の終わりでFF9にセットされる。また、加算器2 1_2 は、画素データm3とm4との加算、つまり、式(9)中の「-a3=-(f3+f4)」を計算する。この計算結果は、CLK20の終わりでFF10にセットされる。

[0109]

また、CLK20では、乗算器2 3_1 は、FF9にセットされている「-a1=-(f1+f6)」と制御部30から乗算係数 α として与えられる「D5」とを乗算し、式 (10) における「-a1*D5」を実行する。この乗算結果は、CLK20の終わりでFF14にセットされる。また、乗算器 23_2 は、FF10にセットされている「a0=f0+f7」と制御部30から乗算係数 β として与えられる「D1」とを乗算し、式 (10) における「a0*D1」を実行する。この乗算結果は、CLK20の終わりでFF15にセットされる。また、CLK20の終わりで、F16及びFF17はゼロにクリアされる。

[0110]

加減算部 25 は、FF 14~FF 17及びセレクタ 25 5 の各出力を加算してFF 19にセットする。この場合、セレクタ 25 5 はゼロを出力するように制御されており、且つFF 16 及びFF 17 の出力はゼロであるので、FF 19 の内容「a0*D5+a1*D1」にFF 14 の内容「-a3*D5」及びFF 15 の内容「-a2*D1」を加算した結果、つまり「(a0-a3)*D5+(a1-a2)*D1」がCLK 20 の終わりでFF 19 にセットされる。更に、CLK 20 では、FF 19 にセットされていた「a0*D5+a1*D1」はFF 20 にシフトされる。

[0111]

次に、CLK21では、並び替え回路12は、制御部30からのCLK21のステージである旨の制御信号S1に従って、画素データm1及びm2として画素データf0及びf7を出力し、画素データm3及びm4として画素データf1及びf6を出力し、画素データm5及びm6として画素データf2及びf5を出力し、画素データm7及びm8として画素データf3及びf4を出力する。加算器211は、画素データm1とm2との加算、つまり、式(9)中の「a4=f0ーf7」を計算する。この計算結果は、CLK21の終わりでFF9にセットされる。また、加算器212は、画素データm3とm4との加算、つまり、式(9)中の「a5=f1ーf6」を計算する。この計算結果は、CLK21の終わりでFF10にセットされる。また、加算器213は、画素データm5とm6との加算、つまり、式(9)中の「a6=f2-f5」を計算する。この計算結果は、CLK21の終わりでFF11にセットされる。また、加算器214は、画素データm7とm8との加算、つまり、式(9)中の「a7=f3-f4」を計算する。この計算結果は、CLK21の終わりでFF12にセットされる。

[0112]

また、CLK21では、乗算器23 $_1$ は、FF9にセットされている「a2=f2+f5」と制御部30から乗算係数 $_\alpha$ として与えられる「D5」とを乗算し、式 (10)における「a2*D5」を実行する。この乗算結果は、CLK21の終わりでFF14にセットされる。また、乗算器23 $_2$ は、FF10にセットされている「 $_$ a3= $_$ (f3+f4)」と制御部30から乗算係数 $_$ として与

えられる「D1」とを乗算し、式(10)における「-a3*D1」を実行する。この乗算結果は、CLK21の終わりでFF15にセットされる。また、CLK21の終わりで、F16及びFF17はゼロにクリアされる。

[0113]

また、CLK21では、加減算部25は、FF14~FF17及びセレクタ2 5_5 の各出力を加算してFF19にセットする。この場合、セレクタ2 5_5 はゼロを出力するように制御されており、且つFF16及びFF17の出力はゼロであるので、FF14の内容「-a1*D5」及びFF15の内容「a0*D1」を加算した結果、つまり「-a1*D5+a0*D1」がCLK20の終わりでFF19にセットされる。

[0114]

更に、CLK21では、FF19にセットされていた「(a0-a3)*D5+(a1-a2)*D1」はCLK20の終わりでFF20にシフトされる。これにより、次のCLK22のステージで、「F2=(a0-a3)*D5+(a1-a2)*D1」が出力端子から外部に出力される。

[0115]

次に、CLK22では、並び替え回路12は、制御部30からのCLK22のステージである旨の制御信号S1に従って、画素データm1及びm2として画素データf2及びf5を出力し、画素データm3及びm4として画素データf0及びf7を出力し、画素データm5及びm6として画素データf3及びf4を出力し、画素データm7及びm8として画素データf1及びf6を出力する。加算器21 $_1$ は、画素データm1とm2との加算、つまり、式(9)中の「 $_1$ を計算する。この計算結果は、CLK22の終わりでFF9にセットされる。また、加算器21 $_2$ は、画素データm3とm4との加算、つまり、式(9)中の「 $_1$ を計算する。この計算結果は、CLK22の終わりでFF10にセットされる。また、加算器21 $_3$ は、画素データm5とm6との加算、つまり、式(9)中の「 $_1$ を計算する。この計算結果は、CLK22の終わりでFF10にセットされる。また、加算器21 $_3$ は、画素データm5とm6との加算、つまり、式(9)中の「 $_1$ を計算する。この計算結果は、CLK22の終わりでFF11にセットされる。また、加算器21 $_4$ は、画素データm7とm8との加算、つまり、式(9)中の「 $_1$ を $_1$ を $_2$ を $_3$ の $_3$ に $_3$ を $_3$ を $_3$ に $_3$ を $_3$ に $_3$ に $_3$ を $_3$ に $_$

-(f1-f6)」を計算する。この計算結果は、CLK22の終わりでFF12にセットされる。

[0116]

また、CLK22では、乗算器2 3_1 は、FF9にセットされている「a4=f0-f7」と制御部30から乗算係数 α として与えられる「D6」とを乗算し、式 (11) における「a4*D6」を実行する。この乗算結果は、CLK22の終わりでFF14にセットされる。また、乗算器2 3_2 は、FF10にセットされている「a5=f1-f6」と制御部30から乗算係数 β として与えられる「D4」とを乗算し、式 (11) における「a5*D4」を実行する。この乗算結果は、CLK22の終わりでFF15にセットされる。また、乗算器2 3_3 は、FF11にセットされている「a6=f2-f5」と制御部30から乗算係数 γ として与えられる「D2」とを乗算し、式 (11) における「a6*D2」を実行する。この乗算結果は、CLK22の終わりでFF16にセットされる。また、乗算器2 3_4 は、FF12にセットされている「a7=f3-f4」と制御部30から乗算係数 δ として与えられる「D0」とを乗算し、式 (11) における「a7*D0」を実行する。この乗算結果は、CLK22の終わりでFF17にセットされる。

[0117]

また、CLK22では、加減算部25は、FF14~FF17及びセレクタ2 5_5 の各出力を加算してFF19にセットする。この場合、セレクタ2 5_5 はFF19の内容を出力するように制御されており、且つFF16及びFF17の出力はゼロであるので、FF19の内容「-a1*D5+a0*D1」にFF14の内容「a2*D5」及びFF15の内容「-a3*D1」を加算した結果、つまり「(-a1+a2)*D5+(a0-a3)*D1」がCLK22の終わりでFF19にセットされる。更に、CLK22では、FF19にセットされていた「-a1*D5+a0*D1」はCLK22の終わりでFF20にシフトされる

[0118]

次に、CLK23では、並び替え回路12は、制御部30からのCLK23の

ステージである旨の制御信号S1に従って、画素データm1及びm2として画素 データf1及びf6を出力し、画素データm3及びm4として画素データf3及 びf4を出力し、画素データm5及びm6として画素データf0及びf7を出力 し、画素データm7及びm8として画素データf2及びf5を出力する。

[0119]

また、CLK23では、加算器2 1_1 は、画素データm1とm2との加算、つまり、式(9)中の「-a5=-(f1-f6)」を計算する。この計算結果は、CLK23の終わりでFF9にセットされる。また、加算器2 1_2 は、画素データm3とm4との加算、つまり、式(9)中の「a7=f3-f4」を計算する。この計算結果は、CLK23の終わりでFF10にセットされる。また、加算器2 1_3 は、画素データm5とm6との加算、つまり、式(9)中の「a4=f0-f7」を計算する。この計算結果は、CLK23の終わりでFF11にセットされる。また、加算器2 1_4 は、画素データm7とm8との加算、つまり、式(9)中の「a6=f2-f5」を計算する。この計算結果は、CLK23の終わりでFF11にセットされる。また、加算器2 1_4 は、画素データm7とm8との加算、つまり、式(9)中の「a6=f2-f5」を計算する。この計算結果は、CLK23の終わりでFF17にセットされる。

[0120]

また、CLK23では、乗算器23 $_1$ は、FF9にセットされている「 $_{-a6}$ = $_{-(f2-f5)}$ 」と制御部30から乗算係数 $_{\alpha}$ として与えられる「D6」とを乗算し、式 (11)における「 $_{-a6}$ *D6」を実行する。この乗算結果は、CLK23の終わりでFF14にセットされる。また、乗算器23 $_{2}$ は、FF10にセットされている「 $_{a0}$ = $_{f0}$ - $_{f7}$]と制御部30から乗算係数 $_{\beta}$ として与えられる「D4」とを乗算し、式 (11)における「 $_{a4}$ *D4」を実行する。この乗算結果は、CLK23の終わりでFF15にセットされる。また、乗算器23 $_{3}$ は、FF11にセットされている「 $_{a7}$ - $_{a7}$

、 C L K 2 3 の終わりで F F 1 5 にセットされる。

[0121]

また、CLK23では、加減算部25は、FF14~FF17及びセレクタ2 5_5 の各出力を加算してFF19にセットする。この場合、セレクタ2 5_5 はゼロを出力するように制御されているので、FF14の内容「a4*D6」、FF15の内容「a5*D4」、FF16の内容「a6*D2」及びFF17の内容「a7*D0」を加算した結果、つまり「a4*D6+a5*D4+a6*D2+a7*D0」がCLK23の終わりでFF19にセットされる。

また、FF19にセットされていた「(-a1+a2)*D5+(a0-a3)*D1」はCLK23の終わりでFF20にシフトされる。これにより、次のCLK24のステージで、「F6=(-a1+a2)*D5+(a0-a3)*D1」が出力端子から外部に出力される。

[0122]

次に、CLK24では、並び替え回路12は、制御部30からのCLK24のステージである旨の制御信号S1に従って、画素データm1及びm2として画素データf3及びf4を出力し、画素データm3及びm4として画素データf2及びf5を出力し、画素データm5及びm6として画素データf1及びf6を出力し、画素データm7及びm8として画素データf0及びf7を出力する。加算器21 $_1$ は、画素データm1とm2との加算、つまり、式(9)中の「 $_1$ a7= $_1$ (f3 $_1$ f4)」を計算する。この計算結果は、CLK24の終わりでFF9にセットされる。また、加算器21 $_2$ は、画素データm3とm4との加算、つまり、式(9)中の「 $_1$ a6= $_1$ f2 $_1$ f5」を計算する。この計算結果は、CLK24の終わりでFF10にセットされる。また、加算器21 $_2$ は、画素データm5とm6との加算、つまり、式(9)中の「 $_1$ a5= $_1$ f6」を計算する。この計算結果は、CLK24の終わりでFF11にセットされる。また、加算器21 $_2$ は、画素データm7とm8との加算、つまり、式(9)中の「 $_1$ a4= $_1$ f0 $_1$ を計算する。この計算結果は、CLK24の終わりでFF17にセットされる。

[0123]

また、CLK24では、乗算器 23_1 は、FF9にセットされている「-a5 = -(f1-f6)」と制御部 3 0 から乗算係数 α として与えられる「D 6」とを乗算し、式 (11) における「-a5*D6」を実行する。この乗算結果は、CLK24 の終わりでFF14 にセットされる。また、乗算器 23_2 は、FF1 0 にセットされている「a7=f3-f4」と制御部 3 0 から乗算係数 β として与えられる「D 4」とを乗算し、式 (11) における「a7*D4」を実行する。この乗算結果は、CLK24 の終わりでFF15にセットされる。また、乗算器 23_3 は、FF11にセットされている「a4=f0-f7」と制御部 30 から乗算係数 γ として与えられる「D 2」とを乗算し、式 (11) における「a4*D2」を実行する。この乗算結果は、CLK24 の終わりでFF16にセットされる。また、乗算器 23_4 は、FF12にセットされている「a6=f2-f5」と制御部 30 から乗算係数 δ として与えられる「D 0」とを乗算し、式 (11) における「a6*D0」を実行する。この乗算結果は、CLK24 の終わりで00、式 (11) における「00、の乗算係数 00、この乗算結果は、00、この乗算結果は、00、この乗算結果は、00、この乗算結果は、00、この乗算結果は、00、この乗算

[0124]

また、CLK24では、加減算部25は、FF14~FF17及びセレクタ2 5_5 の各出力を加算してFF19にセットする。この場合、セレクタ2 5_5 はゼロを出力するように制御されているので、FF14の内容「-a6*D6」、FF15の内容「a4*D4」、FF16の内容「-a7*D2」及びFF17の内容「-a5*D0」を加算した結果、つまり「-a6*D6+a4*D4-a7*D2-a5*D0」がCLK24の終わりでFF19にセットされる。

[0125]

更に、CLK24では、FF19にセットされていた「a4*D6+a5*D4+a6*D2+a7*D0」はCLK24の終わりでFF20にシフトされる。これにより、次のCLK25のステージで、「F1=a4*D6+a5*D4+a6*D2+a7*D0」が出力端子から外部に出力される。

[0126]

次に、CLK25では、並び替え回路12は、制御部30からのCLK25の ステージである旨の制御信号S1に従って、次の画素データm1~m8を出力す るが記載を省略してある。

[0127]

また、CLK24では、乗算器2 3_1 は、FF9にセットされている「-a7=-(f3-f4)」と制御部30から乗算係数 α として与えられる「D6」とを乗算し、式 (11) における「-a7*D6」を実行する。この乗算結果は、CLK25の終わりでFF14にセットされる。また、乗算器2 3_2 は、FF10にセットされている「a6=f2-f5」と制御部30から乗算係数 β として与えられる「D4」とを乗算し、式 (11) における「a6*D4」を実行する。この乗算結果は、CLK25の終わりでFF15にセットされる。また、乗算器2 3_3 は、FF11にセットされている「-a5=f1-f6」と制御部30から乗算係数 γ として与えられる「D2」とを乗算し、式 (11) における「-a5*D2」を実行する。この乗算結果は、CLK25の終わりでFF16にセットされる。また、乗算器2 3_4 は、FF12にセットされている「a4=f0-f7」と制御部30から乗算係数 δ として与えられる「D0」とを乗算し、式 (11) における「a4*D0」を実行する。この乗算結果は、CLK25の終わりでFF15にセットされる。

[0128]

更に、CLK24では、加減算部25は、FF14~FF17及びセレクタ2 5_5 の各出力を加算してFF19にセットする。この場合、セレクタ2 5_5 はゼロを出力するように制御されているので、FF14の内容「-a5*D6」、FF15の内容「a7*D4」、FF16の内容「a4*D2」及びFF17の内容「a6*D0」を加算した結果、つまり「-a5*D6+a7*D4+a4*D2+a6*D0」がCLK25の終わりでFF19にセットされる。

また、FF19にセットされていた「-a6*D6+a4*D4-a7*D2-a5*D0」はCLK25の終わりでFF20にシフトされる。これにより、次のCLK26のステージで、「F3=-a6*D6+a4*D4-a7*D2-a5*D0」が出力端子から外部に出力される。

[0129]

次に、CLK26では、並び替え回路12は、制御部30からのCLK26の

ステージである旨の制御信号S1に従って、次の画素データ $m1\sim m8$ を出力するが記載は省略する。また、乗算器 $23_1\sim 23_4$ は、次の画素データに対する演算を行うが記載は省略する。

[0130]

また、CLK26では、加減算部25は、FF14~FF17及びセレクタ2 5_5 の各出力を加算してFF19にセットする。この場合、セレクタ2 5_5 はゼロを出力するように制御されているので、FF14の内容「-a7*D6」、FF15の内容「a6*D4」、FF16の内容「-a5*D2」及びFF17の内容「a4*D0」を加算した結果、つまり「-a7*D6+a6*D4-a5*D2+a4*D0」がCLK26の終わりでFF19にセットされる。

[0131]

更に、CLK26では、FF19にセットされていた「-a5*D6+a7*D4+a4*D2+a6*D0」はCLK26の終わりでFF20にシフトされる。これにより、次のCLK26のステージで、「F5=-a5*D6+a7*D4+a4*D2+a6*D0」が出力端子から外部に出力される。

[0132]

次に、CLK27では、並び替え回路12は、制御部30からのCLK26のステージである旨の制御信号S1に従って、次の画素データ $m1\sim m8$ を出力するが記載は省略する。また、乗算器 $23_1\sim 23_4$ は、次の画素データに対する演算を行うが記載を省略する。更に、加減算部25は、次の画素データに対する演算を行うが記載を省略する。

[0133]

このCLK27では、FF19にセットされていた「-a7*D6+a6*D4-a5*D2+a4*D0」がCLK27の終わりでFF20にシフトされる。これにより、次のCLK28のステージで、「F7=-a7*D6+a6*D4-a5*D2+a4*D0」が出力端子から外部に出力される。

[0134]

(1-4)離散コサイン変換の逆変換

次に、離散コサイン変換の順変換の動作を、図7~図9に示すタイミングチャ

ートを参照しながら説明する。

[0135]

この離散コサイン逆変換では、式(13)の左辺の要素「(f0+f4)/2」と式(14)の左辺の要素「(f0-f4)/2」とを加算することにより「f0」が求められる。即ち、「f0」は「(f0+f4)/2+(f0-f4)/2」を計算することにより求められる。同様に、「f1」は「(f1+f5)/2+(f1-f5)/2」を計算することにより求められる。「f2」は「(f2+f6)/2+(f2-f6)/2」を計算することにより求められる。「f3」は「(f3+f7)/2+(f3-f7)/2」を計算することにより求められる。「f4」は「(f0+f4)/2-(f0-f4)/2」を計算することにより求められる。「f5」は「(f1+f5)/2-(f1-f5)/2」を計算することにより求められる。「f5」は「(f1+f5)/2-(f1-f5)/2-(f2-f6)/2」を計算することにより求められる。「f7」は「(f3+f7)/2-(f3-f7)/2」を計算することにより求められる。

[0136]

「f O」~「f 7」の各々を算出する場合の動作は略同じであるので、以下では、代表的な動作例として、逆変換により「f O」を求める場合の動作を説明する。

[0137]

先ず、外部から順変換された画素データF0~F7が、CLK1~9で、記憶部11を構成するシフトレジスタに順次シフトインされる。そして、CLK9で、8個の画素データF0~F7がFF0~FF7にセットされる。この状態で、逆変換の動作が開始される。

[0138]

制御部30は、CLK9で、離散コサイン変換の逆変換のCLK9のステージである旨の制御信号S1を並び替え回路12に送る。これにより、並び替え回路12は、画素データm1として画素データF2、画素データm3として画素データF6、画素データm5として画素データF0、画素データm6として画素データF4をそれぞれ出力する。加算器21₁は、画素データm1を通過させる。こ

れにより、画素データF 2 が、式(13)中の「a2」として、CLK 9 の終わりでFF 9にセットされる。加算器 21_2 は、画素データm 3 を通過させる。これにより、画素データF 6 が、式(13)中の「a1」として、CLK 9 の終わりでFF 10にセットされる。加算器 21_3 は、画素データm 5 とm 6 とを加算する。これにより、画素データF 0 とF 4 との和「F 0 + F 4」が、式(13)中の「a0 + a3」として、CLK 9 の終わりでFF 11 にセットされる。

[0139]

次に、CLK10では、並び替え回路12は、制御部30からのCLK10のステージである旨の制御信号S1に従って、画素データm1として画素データF1、画素データm3として画素データF3、画素データm5として画素データF5、画素データm7として画素データF7をそれぞれ出力する。加算器2 1_1 は、画素データm1を通過させる。これにより、画素データF1が、式(14)中の「a5」として、CLK10の終わりでFF9にセットされる。加算器2 1_2 は、画素データm3を通過させる。これにより、画素データF3が、式(14)中の「a7」として、CLK10の終わりでFF10にセットされる。加算器2 1_3 は、画素データm5の符号を反転して通過させる。これにより、画素データF5が、式(14)中の「a6」として、CLK10の終わりでFF11にセットされる。加算器2 1_4 は、画素データm7を符号を反転して通過させる。これにより、画素データF7が、式(14)中の「-a4」として、CLK10の終わりでFF12にセットされる。

[0140]

また、CLK10では、乗算器 23_1 は、FF9にセットされている「F2 (=a2)」と制御部 30 から乗算係数 α として与えられる「D5」とを乗算し、式 (13) 中の「a2*D5」を算出する。この算出結果は、CLK10の終わりでFF14にセットされる。乗算器 23_2 は、FF10にセットされている「F6 (=a1)」と制御部 30 から乗算係数 β として与えられる「D1」とを乗算し、式 (13) 中の「a1*D1」を算出する。この算出結果は、CLK10の終わりでFF15にセットされる。乗算器 23_3 は、FF11にセットされている「F0+F4」と制御部 30 から乗算係数 γ として与えられる「D3」とを

乗算し、式(13)中の「(a0+a3)*D3」を算出する。この算出結果は 、CLK10の終わりでFF16にセットされる。更に、FF17は、CLK1 0の終わりでゼロにクリアされる。

[0141]

次に、CLK11では、並び替え回路12は、制御部30からのCLK11のステージである旨の制御信号S1に従って、画素データm1として画素データF2、画素データm3として画素データF6、画素データm5として画素データF0、画素データm6として画素データF4をそれぞれ出力する。加算器21 $_1$ は、画素データm1を通過させる。これにより、画素データF2が、式(13)中の「a2」として、CLK11の終わりでFF9にセットされる。加算器21 $_2$ は、画素データm3を通過させる。これにより、画素データF6が、式(13)中の「a1」として、CLK11の終わりでFF10にセットされる。加算器21 $_3$ は、画素データm5とm6とを加算する。これにより、画素データF0とF4との和「F0+F4」が、式(13)中の「a0+a3」として、CLK11の終わりでFF11にセットされる。

[0142]

また、CLK11では、乗算器 23 は、FF9にセットされている「F1(=a5)」と制御部 30 から乗算係数 α として与えられる「D6」とを乗算し、式(14)中の「a5*D6」を算出する。この算出結果は、CLK11の終わりでFF14にセットされる。乗算器 23 は、FF10にセットされている「F3(=a7)」と制御部 30 から乗算係数 β として与えられる「D4」とを乗算し、式(14)中の「a7*D4」を算出する。この算出結果は、CLK11の終わりでFF15にセットされる。乗算器 23 3は、FF11にセットされている「F5(=-a6)」と制御部 30 から乗算係数 γ として与えられる「D2」とを乗算し、式(14)中の「-a6*D2」を算出する。この算出結果は、CLK11の終わりでFF16にセットされる。乗算器 23 4は、FF12にセットされている「F7(=-a4)」と制御部 30 から乗算係数 δ として与えられる「D0」とを乗算し、式(14)中の「-a4*D0」を算出する。この算出結果は、CLK11の終わりでFF17にセットされる。

[0143]

更に、加減算部 25 は、FF 14 ~FF 17 及びセレクタ 25_5 の各出力を加算してFF 19 にセットする。この場合、セレクタ 25_5 の出力はゼロになるように制御され、且つFF 17 の出力はゼロである。従って、FF 14、FF 15、FF 16 の内容を加算した結果である「(a0+a3)*b3+a2*b5+a1*b1」、つまり「(a0+a3)/2」がCLK 11 の終わりでFF 19 にセットされる。

[0144]

次に、CLK12では、並び替え回路12は、制御部30からのCLK12のステージである旨の制御信号S1に従って、画素データm1として画素データF1、画素データm3として画素データF3、画素データm5として画素データF5、画素データm7として画素データF7をそれぞれ出力する。加算器 21_1 は、画素データm1を通過させる。これにより、画素データF1が、式(14)中の「a5」として、CLK12の終わりでFF9にセットされる。加算器 21_2 は、画素データm3を通過させる。これにより、画素データF3が、式(14)中の「a7」として、CLK12の終わりでFF10にセットされる。加算器 21_3 は、画素データm5の符号を反転して通過させる。これにより、画素データF5が、式(14)中の「a6」として、CLK12の終わりでFF11にセットされる。加算器 21_4 は、画素データm7を符号を反転して通過させる。これにより、画素データF7が、式(14)中の「a4」として、CLK12の終わりでFF12にセットされる。

[0145]

また、CLK12では、乗算器23 $_1$ は、FF9にセットされている「F2(=a2)」と制御部30から乗算係数 $_{\alpha}$ として与えられる「D5」とを乗算し、式 (13)中の「a2*D5」を算出する。この算出結果は、CLK12の終わりでFF14にセットされる。乗算器23 $_2$ は、FF10にセットされている「F6(=a1)」と制御部30から乗算係数 $_{\beta}$ として与えられる「D1」とを乗算し、式 (13)中の「a1*D1」を算出する。この算出結果は、CLK12の終わりでFF15にセットされる。乗算器23 $_3$ は、FF11にセットされて

いる「F0+F4」と制御部30から乗算係数γとして与えられる「D3」とを 乗算し、式(13)中の「(a0+a3)*D3」を算出する。この算出結果は 、CLK12の終わりでFF16にセットされる。

[0146]

また、CLK12では、加減算部25は、FF14~FF17及びセレクタ2 5_5 の各出力を加算してFF19にセットする。この場合、セレクタ2 5_5 は、FF19の内容を出力するように制御される。従って、FF14、FF15、FF16及びFF17の内容を加算した結果である「a5*D6+a7*D4-a6*D2-a4*D0」にFF19の内容である「(a0+a3)*D3+a2*D5+a1*D1」が加算された結果、つまり「(f0-f4)/2」に「(f0-f4)/2」が加算された結果である「f0」がCLK12の終わりでFF19にセットされる。

[0147]

更に、FF19にセットされていた「(a0+a3)*D3+a2*D5+a1*D1」、つまり「(f0+f4)/2」は、CLK12の終わりでFF20にセットされるが、このFF20の内容は使用されない。

[0148]

次に、CLK13では、並び替え回路12は、制御部30からのCLK13のステージである旨の制御信号S1に従って、画素データm1として画素データF6、画素データm3として画素データF2、画素データm5として画素データF0、画素データm6として画素データF4をそれぞれ出力する。これにより、式(13)及び式(14)の2行目を計算するための加算処理が開始される。

[0149]

また、CLK13では、乗算器23₁は、FF9にセットされている「F2(=a2)」と制御部30から乗算係数 α として与えられる「D5」とを乗算し、式(13)中の「a2*D5」を算出する。この算出結果は、CLK13の終わりでFF14にセットされる。乗算器23₂は、FF10にセットされている「F6(=a1)」と制御部30から乗算係数 β として与えられる「D1」とを乗算し、式(13)中の「a1*D1」を算出する。この算出結果は、CLK13

の終わりでFF15にセットされる。乗算器 23_3 は、FF11にセットされている「F0+F4」と制御部30から乗算係数 γ として与えられる「D3」とを乗算し、式(13)中の「(a0+a3) * D2」を算出する。この算出結果は、CLK13の終わりでFF16にセットされる。乗算器 23_4 の出力は無視される。

[0150]

また、CLK13では、加減算部25は、FF14~FF17及びセレクタ2 5_5 の各出力を加算してFF19にセットする。この場合、セレクタ2 5_5 はFF19の内容を出力するように制御され、且つFF17の出力はゼロである。従って、FF14、FF15、FF16及びFF19の内容を加算した結果である「(a0+a3)*D3+a2*D5+a1*D1」、つまり「(f0+f4)/2」がCLK13の終わりでFF19にセットされる。

[0151]

更に、FF19にセットされていた「f0」は、CLK13の終わりでFF2 0にセットされる。これにより、CLK14において「f0」が外部に送出される。

[0152]

次に、CLK14では、並び替え回路12は、制御部30からのCLK14のステージである旨の制御信号S1に従って、画素データm1として画素データF5、画素データm3として画素データF1、画素データm5として画素データF7、画素データm7として画素データF3それぞれ出力する。これにより、式(13)及び式(14)の2行目を計算するための加算処理が引き続いて、実行される。また、CLK14では、乗算器23 $_1$ ~23 $_4$ は、式(13)及び式(14)の2行目を計算するための乗算処理が実行される。

[0153]

また、CLK14では、加減算部25は、FF14~FF17及びセレクタ2 5_5 の各出力を加算してFF19にセットする。この場合、セレクタ2 5_5 はFF19の内容の符号を反転して出力するように制御される。従って、FF14、FF15、FF16及びFF17の内容を加算した結果である「a5*D6+a7

*D4-a6*D2-a4*D0」からFF19の内容である「(a0+a3)
*D3+a2*D5+a1*D1」を減算した結果、、つまり「(f0-f4)
/2」から「(f0+f4)/2」を減算した結果である「f4」がCLK14
の終わりでFF19にセットされる。

[0154]

更に、FF19にセットされていた「(a0+a3)*D3+a2*D5+a1*D1」、つまり「(f0+f4)/2」は、CLK12の終わりでFF20にセットされるが、このFF20の内容は使用されない。

[0155]

次に、クロック15では、FF19にセットされていた「f4」は、CLK15の終わりでFF20にセットされる。これにより、CLK16において「f4」が外部に送出される。以下同様にして、「「f1」、「f5」、「f2」、「f6」、「f3」、「f7」が順次出力される。

[0156]

(実施の形態2)

本発明の実施の形態2は、上述した非可逆9×7フィルタを用いたウェーブレット変換及び離散コサイン変換に加え、更に可逆5×3フィルタを用いたウェーブレット変換をも行う画像処理装置を説明する。

[0157]

図10は、実施の形態2に係る画像処理装置の構成を示すブロック図である。 なお、図10では、図面の煩雑さを避けるために、非可逆9×7フィルタを用い たウェーブレット変換のための構成の記載は省略されている。

[0158]

この画像処理装置は、図10に示すように、図1に示した実施の形態1の画像 処理装置に、符号40で囲む領域に変更が加えられることにより構成されている。即ち、加算器21 $_1$ 及び21 $_2$ の周辺に付加回路(図示しない)が追加されて可 逆用回路41が形成されていると共に、セレクタ42~45が追加され、更に、これらの追加に伴って接続が変更されている。

[0159]

[0160]

セレクタ42はFF14の入力端に設けられ、乗算器23 $_1$ の出力、FF9の出力及びFF15の出力の何れかを選択してFF14に供給する。セレクタ43はFF15の入力端に設けられ、乗算器23 $_2$ の出力及びFF10の出力の何れかを選択してFF15に供給する。なお、乗算器23 $_1$ 及び23 $_2$ の出力は、以下で説明する可逆5×3フィルタを用いたウェーブレット変換では使用されない。

[0161]

また、セレクタ44は、FF14の出力及びFF10の出力の何れかを選択してセレクタ45に送る。セレクタ45は、リミッタ26とFF20との間に設けられ、セレクタ44の出力及びリミッタ26の出力の何れかを選択してFF20に送る。このセレクタ45は、可逆 5×3 フィルタを用いたウェーブレット変換が行われる場合は、常にセレクタ44の出力を選択するように制御される。従って、加算器 21_3 及び 21_4 、FF11~FF13、乗算器 23_3 ~2 3_5 、FF16~FF18、加算器 25_1 ~2 5_4 、FF19及びリミッタ26は、可逆 5×3 フィルタを用いたウェーブレット変換では使用されない。

[0162]

次に、以上のように構成される本発明の実施の形態2に係る画像処理装置の動作を説明する。先ず、可逆5×3フィルタを用いたウェーブレット変換の順変換の動作を、図11に示すタイミングチャートを参照しながら説明する。

[0163]

先ず、奇数列の画素の変換について説明する。CLK1では、外部からの画素データが、クロック信号に同期して、記憶部11を構成するシフトレジスタに順次シフトインされ、FF0~FF6に画素データX(2n-2)~X(2n-8)がセットされているものとする。この場合、奇数列の画素データX(2n-3)が注目画素である。なお、図11では、動作の説明に必要なフリップフロップのみが示されている。

[0164]

区LK1では、制御部30は、可逆5×3フィルタを用いたウェーブレット変換の順変換のCLK1のステージである旨の制御信号S1を並び替え回路12に送る。これにより、並び替え回路12は、画素データm1及びm2として画素データX(2n-2)及びX(2n-4)をそれぞれ出力する。加算器21 $_1$ は、画素データX(2n-2)とX(2n-4)との加算、つまり、式(5)中の「X(2n)+X(2n+2)」を計算する。この計算結果は、付加回路のシフタで下位方向に1ビットだけ右シフトされ、換言すれば、「2」で除算され、式(5)中の右辺の「[(X(2n)+X(2n+2))/2]」が計算される。この計算結果は、CLK1の終わりでFF9にセットされる。なお、"[]"は、f1oor関数であることを表す。また、図11中の"*"は中間結果であることを表す。

[0165]

次に、CLK2では、FF0~FF6には画素データX(2n-1)~X(2n-7)がセットされる。制御部30は、CLK2で、可逆 5×3 フィルタを用いたウェーブレット変換の順変換のCLK2のステージである旨の制御信号S1を並び替え回路12に送る。これにより、並び替え回路12は、画素データm4として画素データX(2n-3)を出力する。加算器 21_2 は、画素データX(2n-3)からFF9の内容を減算する。これにより、式(5)の右辺が算出され、画素データY(2n-3)としてCLK2の終わりでFF10にセットされる。

[0166]

このFF10にセットされた画素データY(2n-3)は、CLK3の終わり

でセレクタ43を介してFF15にセットされる。そして、CLK4の終わりではFF15の内容はそのまま保持され、CLK5の終わりでセレクタ42を介してFF14にセットされる。CLK6の終わりではFF14の内容はそのまま保持され、CLK7の終わりでセレクタ44及び45を介してFF20にセットされる。従って、画素データY(2n-3)は、CLK8で外部に送出される。

[0167]

次に、偶数列の画素の変換について説明する。偶数列の画素の変換は、奇数列 の画素の変化によって得られた結果を用いて、以下のようにして実行される。

[0168]

奇数列の画素データX(2n-1)が注目画素である場合は、上記と同様にして、CLK3で、可逆 5×3 フィルタを用いたウェーブレット変換の順変換のCLK3のステージである旨の制御信号S1を並び替え回路12に送る。これにより、並び替え回路12は、画素データm1及びm2として画素データX(2n)及びX(2n-2)をそれぞれ出力する。加算器 21_1 は、画素データX(2n)とX(2n-2)との加算、つまり、式(5)中の「X(2n)+X(2n+2)」を計算する。この計算結果は、付加回路のシフタで下位方向に1ビットだけシフトされ、換言すれば、「2」で除算され、式(5)中の右辺の「[(X(2n)+X(2n+2))/2]」が計算される。この計算結果は、CLK3の終わりでFF9にセットされる。

[0169]

[0170]

上記の状態において、CLK6では、加算器 21_1 は、FF15にセットされている画素データY(2n-1)とFF14にセットされている画素データY(2n-3)と定数「2」との加算、つまり、式(6)中の「Y(2n-1)+Y(2n+1)+2」を計算する。この計算結果は、付加回路のシフタで下位方向に2ビットだけシフトされ、換言すれば、「4」で除算され、式(5)中の右辺の「[(Y(2n-1)+Y(2n+1)+2)/2]」が計算される。この計算結果は、CLK6の終わりでFF9にセットされる。

[0171]

次に、CLK7では、FF0~FF6には画素データX(2n+4)~X(2n-2)がセットされている。制御部30は、CLK7で、可逆 5×3 フィルタを用いたウェーブレット変換の順変換のCLK7のステージである旨の制御信号S1を並び替え回路12に送る。これにより、並び替え回路12は、画素データm4として画素データX(2n-2)を出力する。加算器 21_2 は、画素データX(2n-2)にFF9の内容を加算する。これにより、式(6)の右辺が算出され、画素データY(2n-2)としてCLK7の終わりでFF10にセットされる。このFF10にセットされた画素データY(2n-2)は、CLK8の終わりでセレクタ44及び45を介してFF20にセットされる。従って、画素データY(2n-2)は、CLK9で外部に送出される。

[0172]

可逆 5 × 3 フィルタを用いたウェーブレット変換の逆変換の動作は、順変換における式(5)及び式(6)を用いる代わりに、式(7)及び式(8)が用いられることを除けば、上述した順変換時の動作略同じである。可逆 5 × 3 フィルタを用いたウェーブレット変換の逆変換の動作を示すタイミングチャートを図12に示し、詳細な説明は省略する。

[0173]

以上説明したように、本発明の実施の形態に係る画像処理装置によれば、ウェーブレット変換と離散コサイン変換とを同一の回路で行うことができるので、回 路規模を小さくできる。

[0174]

【発明の効果】

以上詳述したように、本発明によれば、離散的コサイン演算及びウェーブレット演算を実行する回路を小規模にできる画像処理装置及び画像処理方法を提供できる。

[0175]

JPEG向けの離散的コサイン演算回路の単体の規模は、約30Kゲートと言われている。一方、JPEG2000向けのウェーブレット演算回路の単体を設計する場合、その規模は約50Kゲートと見積もることができる。これに対し、上述した係数を切り換えることによりウェーブレット変換又は離散コサイン変換を行うように構成された画像処理装置は、演算速度を単体で構成されたJPEG向けの離散的コサイン演算回路及び単体で構成されたJPEG2000向けのウェーブレット演算回路と同等に保った場合に、約55Kゲートで構成することができた。即ち、ゲート数を従来比で約31%低減できた。

【図面の簡単な説明】

【図1】

本発明の実施の形態に係る画像処理装置の概略の構成を示すブロック図である

【図2】

本発明の実施の形態1に係る画像処理装置の詳細な構成を示す回路図である。

【図3】

本発明の実施の形態 1 に係る画像処理装置で使用される係数を説明するための 図である。

【図4】

本発明の実施の形態1に係る画像処理装置における離散コサイン変換の順変換の動作を示すタイミングチャー(その1)である。

【図5】

本発明の実施の形態1に係る画像処理装置における離散コサイン変換の順変換の動作を示すタイミングチャー(その2)である。

【図6】

本発明の実施の形態1に係る画像処理装置における離散コサイン変換の順変換の動作を示すタイミングチャー(その3)である。

【図7】

本発明の実施の形態1に係る画像処理装置における離散コサイン変換の逆変換の動作を示すタイミングチャー(その1)である。

【図8】

本発明の実施の形態1に係る画像処理装置における離散コサイン変換の逆変換の動作を示すタイミングチャー(その2)である。

【図9】

本発明の実施の形態1に係る画像処理装置における離散コサイン変換の逆変換の動作を示すタイミングチャー(その3)である。

【図10】

本発明の実施の形態2に係る画像処理装置の詳細な構成を示す回路図である。

【図11】

本発明の実施の形態2に係る画像処理装置における5×3フィルタを用いたウェーブレット変換の順変換の動作を示すタイミングチャートである。

【図12】

本発明の実施の形態2に係る画像処理装置における5×3フィルタを用いたウェーブレット変換の逆変換の動作を示すタイミングチャートである。

【図13】

従来の画像処理装置を説明するための図である。


【符号の説明】

- 10 入力部
- 11 記憶部
- 12 並び替え回路
- 20 演算部
- 21 加算部
- 22 ラッチ


特2002-281937

- 2 3 乗算部
- 24 ラッチ
- 25 加減算部
- 26 リミッタ
- 30 制御部
- 41 可逆用回路

【書類名】 図面
【図1】



【図2】



【図3】

	α	β	γ	δ	ε
9-7(圧)	W1/0	-WO/W4	-W3/-W2	W5/-W6	W7/W8
9-7(伸)	0/W1	WO/-W4	-W2/-W3	-W5/W6	W8/W7
DCT (圧)	D5/D6	D1/D4	D3/D2	0/D0	0/0
DCT (伸)	D5/D6	D1/D4	D3/D2	DO/0	0/0

【図4】

				<u> </u>		ļ]		_									-					 	ļ.		- -	
																									:			
-		—	4	4	4	4	4_	4	4 _			•			,	3	,		4	4	f0.				_			
6		£7	£6	f5	£4	£3	£2	-	£0		*	*			*	*			£0	£7			*	*				
8	f7	£6	f 5	£4	£3	f2	-	£0																				
7	f6	£2	£4	f3	£2	Į.	£0																					
9	f5	†4	f3	f2	£1	f0						٠																
2	f4	f3	£2	Ţ	£0																							
4	f3	f2	Ţ	£0																								
က	f2	+1	Ę0																									=
7	f1	£0																										
-	f0																											
CLK	FFinp	FF0	H	FF2	FF3	FF4	FF5	FF6	FF7	FF8	m1	m2	FF9	FF14	m3	m4	FF10	FF15	<u>B</u>	911	FF11	FF16		<u>&</u>	FF12	FF17	FF19	FF20


【図5】

18	£7	f6	45	7	f3	1		f0	£3	f4	f0+f	UX	£2		4+	0×	*	*	*	F4.	*	*	*	0×	033-	1,
				L							£				+					(f3+f4)					(a0-a1- xD3	(a0-a1)
17	£7	£6	£5	f4	£3	f3	4-	f0	f0	£7	*	0×	+	£6	*	0×	*	*	f3+f4	$(-f2-f5) \times D3$	*	*	*	0×	(a0-a1) xD3	a0xD3
16	f7	£6	f2	£4	£3	49	1-4	f0	*	*	*	0×	*	*	*	0×	f3	£4	-f2-f5	(-f1-f6) xD3	*	*	*	0×	a0xD3	F0
15	f7	£6	f5	†	f 3	f2	4	f0	*	*	*	0×	*	*	*	0x	£5	45	-f1-f6	(f0+f7)xD3	*	*	*	~	(a0+a1+a2+a3) xD3	(a0+a1+a2) xD3
14	f7	£6	f5	£4	f3	f2	<u></u>	f0	*	*	*	0×	*	*	*	0x	f1	f6	f0+f7	(f3+f4) xD3	*	*	*	0x	(a0+a1+a2) xD3	(a0+a1) xD3 (a0+a1+
13	f7	£6	f5	£4	f3	f2	<u>f</u> 1	f0	*	*	*	0x	*	*	*	0x	f0	f7	f3+f4	(f2+f5) xD3	*	*	*	0×	(a0+a1) xD3	a0xD3

【図6】

												(-f				(f,				(-f				(f(-a5) +a4)	
25											-f3+f4	$(-f1+f6) \times D6$			f2-f5	(f3-f4) xD4			-f1+f6	(f0-f7) xD2			f0-f7	$(f2-f5) \times D0$	-a6xD6+a4xD4 -a7xD2-a5xD0	FI
24	f7	£6	- 5	£4	f3	f2	+-	f0	f3	£4	-f1+f6	$(-f2+f5) \times D6$	f2	f5	f3-f4	(f0-f7) xD4	-	f6	f0-f7	$(-f3+f4) \times D2$	f0	<i>f</i> 7	f2-f5	(-f1+f6) xD0	a4xD6+a5xD4 +a6xD2+a7xD0	F6
23	£7	f6	f 5	f4	f3	£2	Ę.	f0	£1	£6	-f2+f5	(f0-f7) xD6	f3	f4	f0-f7	$(f1-f6) \times D4$	f0	f 7	-f3+f4	(f2-f5) xD2	f2	f5	-f1+f6	(f3-f4) xD0	(-a1+a2) xD5 + (a0-a3) xD1	
22	f7	£6	f5	f4	f3	f2	£1	f0	£ 2	f5		(f2+f5) xD5	f0	£7	f1-f6	$(-f3-f4) \times D1$	f3	.~ 1	f2-f5	0x	£1	£6	f3-f4	0x	-a1xD5 +a2xD1	F2
21	<u> </u>	£6	f5	£4	f3	f2	fl	f0	f0	f 7	f2+f5	$(-f1-f6) \times D5$	-	£6	-f3-f4	(f0+f7) xD1	f2	f5	*	0x	f3	£4	*	0x	(a0-a3) xD5 + (a1-a2) xD1	

【図7】




【図8】

																				in the second se						
												4			•	i.			F(iь				4	(a0-j a1xDj	f
17	F7	94	F5	F4	E3	F2	ī	F0	F6	*	-F5	-F6xD5	F2	*	F1	F2xD1	F0	F4	F7	(F0-F4) xD3	*	*	-F3	0×*		(a0-a3) xD3- a1xD5+a2xD1
16	F	F6	F5	F4	F3	F2	i.	F0	F5	*	-F6	-F5xD6	F1	*	F2	F1xD4	F7	*	F0-F4	-F7xD2	F3	*	*	-F3xD0	200 000 000 000 000 000 000 000 000 000	f4%
15	F7	F6	F5	F4	F3	F2	Ļ	F0	F6	×	-F5	-F6xD5	F2	×	F1	F2xD1	F0	F4	-F7	$(F0-F4) \times D3$	*	*	-F3	0×*	SX	(a0+a3) xD3+ a2xD5+a1xD1
14	F7	F6	E2	F4	F3	F2	L1	F0	F5	*	9 -	F1xD6	1,5	*	F2	F3xD4	LJ	*	F0-F4	F5xD2	E 3	*	*	F7xD0	xD3+	£0%
13	F7	F6	F5	F4	F3	F2	F1	. F0	F6	*	<u>.</u>	F2xD5	F2	*	F3	F6xD1	F0	F4	F5	(F0+F4) xD3	*	*	F7	0×*	a5xD6+a7xD4- -a6xD2-a4xD0	(a0+a3) xD3+ a2xD5+a1xD1

【図9】

													4				ш				4				ட	(а0 , -a2х[+
25	F7	P6	F5	F4	F3	F2	i <u>.</u>	F0				-67	-F2xD5			F2	-F6xD1				(F0+F4) xD3			1,4	0×*	a4xD6-a6xD4 -a/xD2+a5xD0	(a0+a3) xD3 -a2xD5-a1xD1
24	F7	9 <u>-</u>	F5	F4	F3	F2	Ļ	FO		F7	*	-F?	-F7xD6	F5	*	-F6	F5xD4	F3	*	F0+F4	-F3xD2	F1	*	*	F1xD0	(a0+a3) xD3- -a2xD5-a1xD1	£6%
23	F7	9 <u>+</u>	F2	F4	F3	F2	ī	F0		F2	*	-14	-F2×05	F6	*	F5	-F6xD1	FO	F4	-F3	(F0+F4) xD3	*	*		0×*	3+-a7xD6-a4xD4	(a0-a3) xD3+ a1xD5-a2xD1
22	F7	F6	F3	F4	F.3	F3	i.	- D		F)	*	-F9	_F3vD6	FS	*	- FF	F7xD4	F3	*	F0+F4	F1xD2	F1	*		2		f2%
21	F7	F6	12.25	F4	E.3	F2	1	E0	<u> </u>	F2	*	744	FGVDE	FR	*	1	-F2vD1	FO	F4		(F0-F4) xD3	*	*	בצ	0^*	-a/xD6-a4xD4	(a0-a3) xD3+ a1xD5-a2xD1

【図10】




【図11】

盟	/ 								
10	2n+8	2n+7	2n+6	2n+5					
6	2n+7	[5-12]	2n+5	2n+4	2n		[2n+3]	[2n+1]	[2n-1]
8	2n+6	2n+5	2n+4	2n+3	2n-1	-31×[2n-6]*[2n-1]*[2n-4]*[2n+1]*[2n-2]*[2n+3]*	[2n-2] [2n+3]	1]/[2n−1] [2n+1] [2n+1]	[2n-1]
7	2n+5	[2n+4]	2n+3	2n+2	2n-2	[2n-2]*	[2n-3] $[2n-6]$ $[2n-1]$ $[2n-4]$ $[2n+1]$	[2n-1]	[2n-3]
9	2n+4	2n+3	2n+2	2n+1	2n-3 2n-2	[2n+1]*	[2n-4]	[2n-	[2n-3]
5	2n+3	[2n+2	2n+1	[_2n_]	2n-4	[2n-4]*	[2n-1]	[2n-3] [2n-3]	[2n-5]
4	2n+2	2n+1	2n	2n-1	2n-6 2n-5	[2n-1]*	[2n-6]	[2n-3]	[2n-5]
က	2n+1	[_2n_]	2n-1	2n-2	2n-6	[2n-6]*	[2n-3]	-5] [2n-5]	[2n-7]
2	2n	2n-1	2n-2	2n-3	_2n-7	[2n-3]*	[2n-8]	[2n-5]	[2n-7]
-	2n-1	[2n-2]	2n-3	2n-4		[2n-8]*[2n	FF10 [2n-5] [2n	[2n-7] [2n	FF14 [2n-9] [2n-7] [2n-7] [2n-5] [2n-5] [2n-3] [2n-3] [2n-1] [2n-1]
CLK	FFinp	FF0	FI	FF2	FF6	FF9	FF10	FF15	FF14

【図12】

	出北				٠					
	10	2n+8	[2n+7]	2n+6	2n+5					
	6	2n+7	2n+6	2n+5	2n+4	2n	$[2n+4]^*$	[2n-1]		
	8	2n+6	[2n+5]	2n+3 2n+4	2n+2 2n+3	2n-1	FF9 $[2n-4]^*[2n-7]^*[2n-2]^*[2n-5]^*$ $[2n]^*$ $[2n-3]^*[2n+2]^*[2n-1]^*[2n+4]^*$	[2n-3] [2n+2] [2n-1]	[2n+2]	[2n]
	7	2n+5	2n+4	1		2n-2 2n-1	[2n+2]*	[2n-3]	[2n] [2n+2]	FF14 [2n-8] [2n-6] [2n-6] [2n-4] [2n-4] [2n-2] [2n-2]
	9	2n+4	[2n+3]	2n+2	2n+1	2n-3	[2n-3]*	[2n]	[2n]	[2n-2]
	2	2n+3	2n+2	2n+1	2n	2n-4	[2n]*	[2n-5]	[2n-2]	[2n-4]
	4	2n+2	[2n+1]	2n	2n-1	2n-5	[2n-5]*	[2n-2]	[2n-2]	[2n-4]
	က	2n+1	2n	2n-1	2n-2	2n-7 2n-6	[2n-2]*	FF10 [2n-9] [2n-4] [2n-7] [2n-2] [2n-5]	FF15 [2n-6] [2n-4] [2n-4] [2n-2] [2n-2]	[2n-6]
	2	2n	[2n-1]	2n-2	2n-3	2n-7	[2n-7]*	[2n-4]	[2n-4]	[2n-6]
蓝	_	2n-1	2n-2 [2n	2n-3	2n-4	2n-8	[2n-4]*	[2n-9]	[2n-6]	[2n-8]
逆 炎 換 時	CLK	FFinp 2n-1	FF0	FF	FF2	FF6	FF9	FF10	FF15	FF14

【図13】



【書類名】 要約書

【要約】

【課題】離散的コサイン演算及びウェーブレット演算を実行する回路を小規模にできる画像処理装置及び画像処理方法を提供する。

【解決手段】外部から画素データを入力する入力部10と、ウェーブレット変換及び離散コサイン変換の実行を制御する制御部30と、制御部30からの制御によって係数が切り換えられることにより入力部10から入力された画素データに対してウェーブレット変換又は離散コサイン変換を実行する単一の回路から成る演算部20、とを備えている。

【選択図】 図1

特2002-281937

【書類名】 出願人名義変更届(一般承継)

【提出日】 平成15年 1月23日

【あて先】 特許庁長官 殿

【事件の表示】

【出願番号】 特願2002-281937

【承継人】

【識別番号】 302062931

【氏名又は名称】 NECエレクトロニクス株式会社

【承継人代理人】

【識別番号】 100102864

【弁理士】

【氏名又は名称】 工藤 実

【提出物件の目録】

【物件名】 登記簿謄本 1

【援用の表示】 平成15年1月10日提出の出願人名義変更届(一般承

継)特願2002-318488に添付したものを援用

する。

【物件名】 承継証明書 1

【援用の表示】 平成15年1月23日提出の出願人名義変更届(一般承

継) 平成10年特許願第297151に添付したものを

援用する。

【包括委任状番号】 0216502

【プルーフの要否】 要

出願人履歴情報

識別番号

[000004237]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名

日本電気株式会社

出願人履歴情報

識別番号

[302062931]

1. 変更年月日 2002年11月 1日

[変更理由] 新規登録

住 所 神奈川県川崎市中原区下沼部1753番地

氏 名 NECエレクトロニクス株式会社